时间：2025-02-26 来源：FPGA_UCY 关于我们 0
FPGA技术正处于高速发展时期，新型芯片的规模越来越大，成本也越来越
低，低端的FPGA已逐步取代了传统的数字元件，高端的FPGA不断在争夺ASIC
的市场份额。本节从FPGA软、硬件来展望未来的FPGA设计技术，给读者留一个
FPGA技术的宏观轮廓。
1未来可编程器件的发展趋势
先进的ASIC生产工艺已经被用于FPGA的生产，越来越丰富的处理器内核
被嵌入到高端的FPGA芯片中，基于FPGA的开发成为一项系统级设计工程。随着
半导体制造工艺的不同提高，FPGA的集成度将不断提高，制造成本将不断降低，
其作为替代ASIC来实现电子系统的前景将日趋光明。.
(1)大容量、低电压、低功耗FPGA
大容量FPGA是市场发展的焦点。FPGA产业中的两大霸主：和
在超大容量FPGA上展开了激烈的竞争。2007年推出了65nm工艺的
系列芯片，其容量为67200个LE(，逻辑单元)，
推出的65nm工艺的系列芯片，其容量为33792个(一个
约等于2个LE)。采用深亚微米(DSM)的半导体工艺后,器件在性能提高
的同时，价格也在逐步降低。由于便携式应用产品的发展，对FPGA的低电压、低
功耗的要日益迫切。因此，无论那个厂家、哪种类型的产品,都在瞄准这个方向而
努力。
(2)系统级高密度FPGA
随着生产规模的提高,产品应用成本的下降，FPGA的应用已经不是过去的仅
仅适用于系统接口部件的现场集成，而是将它灵活地应用于系统级(包括其核心
功能芯片)设计之中。在这样的背景下，国际主要FPGA厂家在系统级高密度
FPGA的技术发展上，主要强调了两个方面：FPGA的IP(
，知识产权)硬核和IP软核。当前具有IP内核的系统级FPGA的开发主
要体现在两个方面：一方面是FPGA厂商将IP硬核(指完成版图设计的功能单元
模块)嵌入到FPGA器件中，另一方面是大力扩充优化的IP软核(指利用HDL语
言设计并经过综合验证的功能单元模块)，用户可以直接利用这些预定义的、经
过测试和验证的IP核资源,有效地完成复杂的片上系统设计。
(3)FPGA和ASIC出现相互融合
虽然标准逻辑ASIC芯片尺寸小、功能强、功耗低，但其设计复杂，并且有批
量要求。FPGA价格较低廉，能在现场进行编程，但它们体积大、能力有限，而且
功耗比ASIC大。正因如此，FPGA和ASIC正在互相融合，取长补短。随着一些
ASIC制造商提供具有可编程逻辑的标准单元，FPGA制造商重新对标准逻辑单元
发生兴趣。
(4)动态可重构FPGA
动态可重构FPGA是指在一定条件下芯片不仅具有在系统重新配置电路功能
的特性，而且还具有在系统动态重构电路逻辑的能力。对于数字时序逻辑系统，
动态可重构FPGA的意义在于其时序逻辑的发生不是通过调用芯片内不同区域、
不同逻辑资源来组合而成，而是通过对FPGA进行局部的或全局的芯片逻辑的动
态重构而实现的。动态可重构FPGA在器件编程结构上具有专门的特征，其内部
逻辑块和内部连线的改变，可以通过读取不同的SRAM中的数据来直接实现这样
的逻辑重构，时间往往在纳秒级，有助于实现FPGA系统逻辑功能的动态重构。
.
2未来EDA设计方法的发展趋势
电子产业瞬息万变,随着新一代FPGA芯片工艺和设计方法的进步及新的应
用领域和市场需求的变化,EDA技术也有突飞猛进的发展，总的趋势可以概括
为：跨越器件组，甚至公司界限，越来越人性化的设计，越来越高的优化水平，
越来越快的仿真速度，越来越高的仿真精度以及完备的分析验证手段。
(1)一体化工具和IP是发展方向
一体化的工具使用户受益于一个统一的用户界面,避免了在不同的工具间进
行数据转换等繁琐的操作。目前，各大EDA工具供应商分别推出了集成众多工具
在内的一体化设计工具,同时也在分别推出各自的标准数据库,以进一步简化设
计流程。未来先进的IC设计平台,将整合各个公司的许多工具,覆盖了从设计编
译、布局编译、物理编译、DFT编译以及硅片制造的全部流程,同时还在内部集成
了向第三方开放的数据库,将不同设计阶段中的数据、时序、计算以及种种约束
条件协调起来,将集成新的模拟和混合信号设计工具，加强利用EDA工具进行
模拟电路设计的能力。.
IP的合理应用是加速产品设计流程的一个有效途径。按照美国EDA联盟(The
)的统计数据表明,IP产品的销售额是全球EDA工业中增加最
快的一个领域。IP应用是IC设计业中绝对的发展趋势。
(2)将成为下一代的描述语言
描述语言一直是EDA业中重要的一环，VHDL和目前是中国的主流
设计语言。然而，随着IC复杂度的不断提高，高级语言将成为FPGA开发的利
器，从更高层次入手对系统进行描述是描述语言未来的发展方向。“
将最终取代VHDL。”这是公司对描述语言发展方向上的预测，
在进一步解释这一预测时，还指出多年来FPGA设计中更关注的是仿真，而目前
验证整个设计周期中已经占据了60%甚至更多的时间，而可以
有效地支持上述两者的需求，同时是与完全兼容的。
系统级设计方法除了需要使用高级HDL语言外，更重要的是要得到系统级仿真、
综合工具的强力支持。目前语言发展迅猛，并逐步完善。
(3)EsL将撑起EDA产业大旗
ESL指的是电子级系统设计。软件挑战是ESL身后的关键推动力。多处理器系
统级芯片必须并行编程，EsL的目标是单一高级别模型的协同软硬件设计。未来
几年全球ESL工具营收将显著增长，将与RTL工具持平。三种主要的EsL方法学
分别围绕算法、处理器与存储器、控制逻辑。它们均包含行为级与架构级设计，分
别面向不同的工具及供应商。
(4)Linux提速进入EDA领域.
随着EDA技术在全球范围内的飞速发展，业界都在翘首以待基于Linux环
境的EDA技术成为电路设计领域的主流。首先，由于Linux费用很低，源代码开
放，这使得EDA软件的前期开发费用很低，而且运行维护的成本也很低，同时
大大方便了工程师的设计工作。而Linux 工作站的费用也要比Unix 工作站便宜
很多。此外，Linux 的成本大约是Unix 以及 的1/15~1/10, 但是效能并
不比后者差，甚至运行速度要更快一些。现在业界普遍的看法就是预计在未来的
5 年内，Linux 将成为EDA 的主角。可以预见，Linux 的普及只是时间问题。
(5) 模块化、增量式设计成为主流
模块化设计适用于团队开发设计内部关系易于划分、模块间连接较少的项目
模块化设计先进行整体设计，各模块使用黑盒子代替，只指明模块间的连接
（使用“伪逻辑”（ l ogi c ）连接）和整体设计的外部端口，并约束各模
块在FPGA芯片内部的区域位置和时序、外部端口引脚。之后并行的依据约束完成
各自的模块设计，最后提交到一起进行整体的组合( ) 。增量式设计是一
种能在小范围改动情况下节约综合、实现时间并集成以往设计成果的设计手段。
包括增量综合和增量实现两个层次的含义。.
目前， 公司和 公司的模块化、增量式设计已经逐步成熟，在实际中
开始得到应用，可以通过相关集成开发环境的Help 菜单得到更详细的说明。
根据Gar tner t 的分析报告显示：2005 年ASIC和FPGA/PLD的增长率
分别为3.9%和5.8%，而2006 年，两者的增长率分别达到8.3%和13.4%。可以看
到FPGA的发展速度明显高于ASIC。随着两大FPGA巨头Xi l i nx 和Al tera 争相推
出65nm工艺FPGA芯片Vi r t ex- 5 以及St ra t i x I I I 系列，FPGA迎来了空前繁荣
的时代。同时，先进的工艺使得ASIC的开发成本不断上升，加上市场对于设计
灵活性和上市时间的迫切需求，进一步促进了FPGA应用领域的不断扩大。越来
越多的系统厂商选用FPGA来实现最终产品，或者为大型ASIC和SoC设计作初
期的原型设计。
有关统计显示，未来消费电子( 包括HDTV和无线应用等) 和汽车电子是FPGA
应用领域中成长最快的。人们期盼FPGA的成本更低、功耗更低、性能更高，这同
时也意味着FPGA的设计日趋复杂，器件的密度越来越高，时序收敛问题也日益
突出，这些问题都在挑战着FPGA开发工具的性能。很多设计还要集成更多的IP
应用甚至是CPU或者DSP内核，FPGA向大规模系统芯片挺进，力求在大规模应
用中取代ASIC。这都需要借助更为专业高效的工具来实现。
FPGA开发工具包括软件开发工具和硬件开发工具两类。其中硬件开发工具
主要是FPGA厂商或第三方厂商开发的FPGA开发板及相关调试下载工具，另外，
逻辑分析仪和示波器等也常常用于FPGA开发过程中的调试阶段。在软件开发工
具方面，针对FPGA设计的各个阶段，FPGA厂商和EDA软件公司提供了很多优秀
的EDA工具。一般来说，FPGA厂商提供的开发环境可以涵盖从源代码编写到最后
仿真调试的各个阶段，对于不算十分复杂的FPGA设计，可以利用这类的开发环
境进行FPGA的开发设计，但是EDA厂商提供的专用工具显然具有更大的优势，
可以替代厂商自带开发工具的各个设计阶段，从而充分地利用FPGA的设计资源，
并加速整个设计的进展。事实上，在Xi l inx 发布Vi r t ex- 4/Vi r t ex- 5 系列产品
的同时，也推荐客户使用专业的 EDA工具，例如 Synpl i c i t y 的综合工具
Synpl i fy Pro 和物理综合工具Synpl i fy ，以便充分发挥芯片的性能。
设计工具市场
今天的FPGA提供大容量，超高速的性能，针对不同领域优化的多平台FPGA
以其革命性的能力促使FPGA技术加速进入更多的应用领域中，并大大缩短了产
品的上市时间。今后五年内，基于FPGA的系统设计将增长30%，尤其在消费电子
如高清电视里的应用非常广泛，而采用FPGA做ASIC的原型设计也成为节省成
本和缩短原型设计时间的流行手段。Synpl i c i t y 的资料显示，在该公司广泛分
布于消费电子、电信、计算机和设计服务领域的客户中，有45%的客户采用FPGA
来设计他们的产品，而采用传统Cel l - based ASIC的客户则占32%，还有23%在
使用门阵列。随着器件复杂性的增加，设计人员需要更精密复杂的工具，定位在
FPGA设计上的EDA工具也面临着更大的发展契机。
设计工具
目前，FPGA芯片的发展趋势主要集中在几个方面：
·向更高容量，更大密度的系统级迈进；
·向低成本，低电压，微功耗，微封装方向发展；
·MCU，DSP，ARM等嵌入式处理器IP 更多的集成在FPGA中；
·FPGA芯片的接口越来越丰富；
FPGA的基本开发流程包括：设计输入，设计仿真，设计综合，布局布线，
配置，调试六个步骤。
在这6 个步骤中，设计仿真、设计综合和调试是最重要的步骤。其中，综合
工具的性能更是对设计的结果有直接的影响。
随着FPGA芯片的容量越来越大，复杂度不断提升，功能要求越来越复杂，
对FPGA开发工具的要求也提出了挑战。以Xi l i nx 为例，为了应对IP Core 的开
发和集成的需要，开发了IP Core 生成工具Core tor 和IP Core 包装工
具IP ，提供了片内逻辑分析仪 ILA进行片内逻辑调试。而且
Sys t em tor 和Simul ink 一起使用还可以生成数字信号处理的FPGA硬件
实现。为了适合团队开发和微量修改，还推出了增量设计流程供开发者使用。在
ISE新的版本中，可以支持多CPU的处理器系统，以节约开发时间。
Synpl i c i t y 的开发工具也不断推出新的版本，包含了一些有竞争力的特点：
Synpl i fy Pro 的每个新版本都会在面积和性能上有一些提升，以充分利用
和发挥FPGA的资源；Synpl i fy Pro 的多点综合流程可以很好的和ISE的增量设
计流程一起使用，便于团队开发和设计修改。
Synpl i fy DSP可以和Simul ink 及Mat l ab 一起使用，生成直接用于硬件实
现的RTL源代码，一方面，可以加快产品的开发周期；另一方面，又可以节约
购买专门的IP 所带来的成本提升。
在调试领域，Ident i fy 比起厂商自带的工具 或者 也
具有优势，主要体现在设计者可以直接在RTL源码级进行调试以及灵活的断点
和触发点设置。
随着Xi l inx 和Al tera 深亚微米工艺FPGA芯片的推出，传统的综合工具不
能充分发挥出这些芯片的优势，针对这一现状，Synpl i c i t y 的Synpl i fy Premi
er 物理综合工具显示出了较强的优势，由于可以在综合的同时进行布局以及预
布线，因此，该工具可以提供更精确的时序估计, 在提升设计性能的同时，提高
设计修改的鲁棒性。
FPGA开发工具
FPGA 厂商一般都提供集成的开发环境，如 Al tera Quar tus I I 和
Xi l inx ISE，基本上可以完成所有的设计输入( 原理图或HDL)、仿真、综合、布线
和下载等工作。初期的用户较多采用它们，但它们在设计仿真和逻辑综合方面不
够理想，因此一般都会提供第三方EDA工具的接口，让用户更方便地利用其他
EDA工具。
为了提高设计效率，优化设计结果，很多EDA厂商提供了各种专业软件，
用以配合FPGA芯片厂家提供的工具进行更高效的设计。EDA厂商也为FPGA厂商
提供各自产品的定制版本，以满足中、低端用户的基本要求，比如 Grap
hics 公司的逻辑仿真软件 XE/AE、逻辑综合工具Prec i s i on 等。因为
FPGA厂商集成的开发环境和OEM版本的工具在性能上有很大的限制，所以面对
复杂度不断增加的高端设计，用户都逐渐采用专业的EDA开发工具和流程，如
的FPGA age。
FPGA技术突飞猛进，新的开发工具更是层出不穷。工艺技术的发展直接推
动着开发工具的变化，90nm以下的FPGA器件其连线延时占到总延时的75%以上，
造成传统的逻辑综合工具在布线前后时序无法收敛，这导致了物理综合工具
Prec i s i on Phys i ca l 的产生。SoC设计的发展对系统验证更是提出了巨大的挑战
系统级描述语言在验证方法上的巨大优势正逐渐替代现有的VHDL和Ver i l og 环
境，基于标准语言Sys t emVer i l og 和Sys t em C的验证工具将广为采纳并大行其
道，Ques t a 也因此应运而生。在系统的设计上特别是在信号处理和通信等领域，
有大量的算法密集型设计，以往的方法是通过和 C++来研究算法，再手
工编写成RTL代码，这满足不了产品上市时间的急迫需要，另外设计者对各种
可用的RTL体系结构做出权衡的能力非常有限，而且C++ 模型与RTL描述之间
还有很大差距，手工转换很容易引入错误。 的 t SL综
合工具是成熟且市场份额领先的算法综合工具，能利用非定时的纯 C++语言来
产生高品质的RTL描述，速度最快可达到传统人工方式的20 倍。
随着FPGA设计的日趋复杂，许多开发项目不再是一、两位工程师参与开发，
而是由多位工程师组成的设计团队参与项目前端设计，甚至还有很多跨地域的
设计合作需要，同时IP 或者内部设计模块的复用也已经成为大规模芯片设计必
不可少的手段。如何应对日益增长的设计复杂性和设计可管理性，已经成为
FPGA开发工程师和项目经理需要迫切解决的问题。HDL Des igner 工具提供了整
合式设计和管理解决方案，从设计输入、设计复用、设计规则检查到文档生成和
版本控制以及数据和流程的管理。
FPGA IDE开发工具
FPGA 集 成 开 发 环 境 把 三 个 工 具
HDL Des igner Ser i es、Model s im和Prec i s i on 紧密结合在一起，涵盖设计的创
建、仿真、综合、布局布线以及文档和设计的管理。
除了FPGA age 之外， 在中国市场主推的产品包括Ques t a 高
级验证平台、 软硬件协同验证平台、Prec i s i on Phys i ca l 物理综合工
具和 t SL 算法综合工具。
：FPGA板级系统一体化开发工具
嵌入式“智能”的兴起
微处理器出现带动了电子产品开发的革命，因为可以把设计问题的各个部
分转移到高度灵活、易于升级的软件功能上。所以，开发电子产品的本质只剩下
了两个设计层次，第一层是使用印刷电路板(PCB)上的分立器件搭建物理平台，
第二层则涉及到设计中可编程部分的开发，并在设计中或制造后将它们“装载”
进物理设计中去。
可编程器件如FPGA的兴起，重新定义了软件和硬件间的界线，也让工程师
重新思考如何在产品中添加“智能”。基本上，这些可编程部分包括设计内运行在
执行平台上的嵌入式软件，以及在FPGA等器件上实现的可配置硬件。随着越来
越多功能从分立器件转移到可编程领域，牵涉到的各种设计也要融合在一起。
这也是 Al t ium公司在原先 Prot e l 系列的基础上推出一体化开发系统
Al t ium Des igner 的原因。Al t ium Des igner 在单一的设计环境中集成了板级和
FPGA系统设计、基于FPGA和分立器件的嵌入式软件开发以及PCB板图设计、编辑
和制造。
灵活的设计
Al t i um中国区总经理曲刚解释说：“传统的FPGA开发工具使用取决于工程
师的HDL设计经验和对可编程器件体系的结构知识，并且大量的功能IP 模块的
源码和评估也是一大挑战。”所以设计流程在概念上与使用硬连接在 PCB板上的
器件有极大的不同。 Al t i um Des igner 将电路功能从板卡转移到FPGA等可编程
器件，FPGA内部的逻辑可以改变和重新配置，在板级设计时可不受硬连接器件
的限制。
在Al t i um Des igner 中，可采用原理图编辑器将大量预置的FPGA器件连接
在一起创建电路设计。
Al t i um Des igner 包含器件范围从通用的逻辑功能器件( 计数器、乘法器和
各种逻辑门) 到完整的32 位处理器和高级外设。使用这些器件无需考虑版权问题
这排除了从FPGA供应商获得IP 的困难。
Al t i um Des igner 是一个独立的设计环境，用户在使用FPGA构件系统功能
时，可以把设计定位于面向多个不同公司的FPGA，包括Acte l 、Al tera、Lat t i ce
和Xi l i nx。Al t i um Des igner 的用户可以不固定于某一个FPGA供应商或产品系
列，从而在FPGA之间移植设计，抓住机会，规避风险。
除了通过预置FPGA创建需要的系统功能，Al t ium Des igner 可通过VHDL和
Ver i l og 硬件描述语言输入设计逻辑，创建IP 模块和定义特定逻辑功能，并以
图形化的方式放进原理图编辑器中，或者将生成的逻辑模块加入到Al t ium Des
i gner 的FPGA库中。
Al t ium Des igner 在最新版本中添加了对第三方处理器的支持。主要FPGA供
应商提供的大量软处理器都是定位于自己的FPGA系列，虽然性能更高，但是用
户被锁定在特定的FPGA器件上。第三方处理器支持是指可以将第三方应用程序
生成的FPGA软处理器( 像 Xi l i nx 的Core tor 和Al tera 的 i on
) 导入Al t ium Des igner 一体化的开发系统中。导入向导解决了与导入第
三方核心设计关联的问题，智能地导入必需的文件，更新目标项目结构。
一体化开发流程
Al t i um Des igner 一体化开发的特性集中体现在FPGA设计和集成它的板卡
设计的无缝连接。Al t i um Des igner 统一了FPGA和PCB设计流程，支持两者之间
的I /O同步。当FPGA还未开发时，用户在没有FPGA配置的情况下开始PCB物理
设计步骤，而在 FPGA过程中，新的引脚和 I /O 分配可转换到PCB设计项目，
FPGA原理图可自动更新，反映出新的I /O定义。
作为一体化开发流程的一部分，Al t i um Des igner 还提供了一组FPGA虚拟
仪器。Al t i um Des igner 中，FPGA作为预先验证和综合的逻辑模块，可直接从库
中提取和使用，但是用户依然需要测试这些器件构成的系统整体功能。FPGA虚
拟仪器使用方法与板级平台测试仪器的使用方法类似，用户在运行内部对连接
点进行检测和仿真。虚拟仪器同样是预先集成的逻辑模块。为了简化对系统仿真
的依赖，Al t ium Des igner 添加了叫做“Live Des ign”的交互开发流程，用来调
试FPGA系统设计。
Al t ium Des igner 对开发流程的统一延伸到了处理器的嵌入式软件设计。用
户可以创建并编辑代码、编译和仿真程序，自系统上进行完整的源代码调试 。
Al t ium Des igner 包含所有支持处理器的完整编译工具。
一． 绪言
自 1985 年 Xi l i nx 公司推出第一片现场可编程逻辑器件（）至今，
FPGA 已经历了十几年的历史。在这十几年的发展过程中，以FPGA 为代
表的数字系统现场集成取得了惊人的发展：现场可编程逻辑器件从最初
的1200 个可利用门，发展到90 年代的25 万个可利用门，乃至当新世纪
来临之即，国际上现场可编程逻辑器件的著名厂商Al tera 公司、Xi l i nx 公
司又陆续推出了数百万门的单片 FPGA 芯片，将现场可编程器件的集成
度提高到一个新的水平。纵观现场可编程逻辑器件的发展历史，其之所以
具有巨大的市场吸引力，根本在于：FPGA 不仅可以解决电子系统小型
化、低功耗、高可靠性等问题，而且其开发周期短、开发软件投入少、芯片
价格不断降低，促使 FPGA 越来越多地取代了 ASIC 的市场，特别是对
小批量、多品种的产品需求，使FPGA 成为首选。
目前，FPGA 的主要发展动向是：随着大规模现场可编程逻辑器件
