时间：2024-08-09 来源：网络搜集 关于我们 0
寒假期间可以开始复习笔试了，寒假后2月底3月初预计就开始有实习招聘，3月中下旬实习面试就慢慢多起来了，早做准备。
一、基础知识
学习方法：由点及面，本节主要掌握提到的术语，在参考学习所给链接的基础上，借助网络搜索更多相关的内容；
参考时间：20天~1.5个月的时间（不要过于细节，后面还有反复学习的时间）；
一阶段重点掌握：FPGA底层资源；Verilog语法与底层硬件电路的映射；同步复位、异步复位、同步复位异步释放；数字IC设计流程；STA静态时序分析基本概念；偶数分频、奇数分频；同步FIFO；
（1）CMOS 电路、门电路
往期推荐
（2）FPGA 底层资源，Verilog 对应的硬件电路（触发器，锁存器，LUT查找表，BRAM）
往期推荐
数字IC笔试题（4）——资源和速度【关键路径】【timing时序】【位宽扩展】
Xilinx 7 系列 FPGA 底层资源-- 内部结构之CLB（LUT查找表、Flip-Flop、进位链、MUX） 笔试 | 代码与门电路，底层资源映射（一段代码会对应到什么门电路）
（3）FIFO深度计算，同步FIFO、异步FIFO设计
往期推荐
数字IC笔试题（12）——FIFO深度计算【异步FIFO】【同步FIFO】
笔试 | 数字IC之异步FIFO设计要点及代码（跨时钟域必看） FPGA笔试面试题之FIFO深度计算【字节跳动】【大疆】【简便计算公式】 【收藏】FPGA数字IC刷题58个Verilog代码及讲解（状态机、跨时钟、同步/异步FIFO、DMUX、奇数/小数分频）
（4）竞争冒险，亚稳态，同步
往期推荐
组合逻辑竞争冒险，时序逻辑亚稳态【0型冒险和1型冒险及其消除方法】
FPGA中亚稳态【Tsu建立时间】【Th保持时间】【Tmet决断时间】【recovery恢复时间】【removal移除时间】
勘误 | 付费内容《亚稳态两级同步器方案详解》存在笔误，勘正 同步后的复位该当作同步复位还是异步复位？——Xilinx FPGA异步复位同步释放 联发科数字IC简答题（9）——异步复位同步释放问题
（5）必备基础——数字IC流程、专业术语
往期推荐
笔试 | 数字IC设计流程及工具（综合/DFT/形式验证/STA/时钟树综合CTS/Tapout）
数字IC前端设计流程及工具【RTL设计+功能仿真】【综合】【DFT】【形式验证】【STA静态时序分析】
（6）数字电路逻辑化简、基础数字电路
往期推荐
来看个联发科秋招的大题（5）——逻辑化简、最小项、卡诺图、反演律、0-1律
来看联发科芯片秋招的一个大题（1）——全减器电路与Verilog
（7）分频器（偶数，奇数，0.5小数）
往期推荐
笔试 | Verilog分频器代码——50%占空比奇数分频、0.5型小数分频
【收藏】FPGA数字IC刷题58个Verilog代码及讲解（状态机、跨时钟、同步/异步FIFO、DMUX、奇数/小数分频）
（8）STA静态时序分析、时序约束
往期推荐
CDC跨时钟域处理及相应的时序约束【set_clock_groups】【set_max_delay】【FPGA探索者】
笔试 | 时钟抖动和偏移clock jitter 和 clock skew？CTS 时钟树综合对 uncertainty 的影响 什么是clock jitter 和 clock skew？CTS 时钟树综合对 uncertainty 的影响？ 2020年大疆芯片开发（一）【FPGA资源】【存储器问题】【Source clock latency 约束】 笔试 | 浅谈时序约束之false path（时序例外——伪路径set_faslse_path） FPGA时序分析之关键路径（Critical Path）【华为静态时序分析资料】【笔试面试】 数字IC笔试题（5）——静态时序分析【hold time裕量计算】【时序违例计算】 什么是STA静态时序分析，有什么作用？【FPGA/数字IC笔试面试】 数字IC前端设计流程及工具【RTL设计+功能仿真】【综合】【DFT】【形式验证】【STA静态时序分析】
（9）同步复位、异步复位
往期推荐
不得不读的 FPGA 设计白皮书——Xilinx FPGA 复位策略白皮书翻译（WP272）【FPGA探索者】
同步后的复位该当作同步复位还是异步复位？——Xilinx FPGA异步复位同步释放
联发科数字IC简答题（9）——异步复位同步释放问题 题解 | Verilog刷题解析及对应笔试面试注意点【1-5】（涉及复位、有符号数问题等）
（10）低功耗，静态功耗，动态功耗
往期推荐
（11）Verilog、System Verilog语法 & 注意点
往期推荐
数字IC笔试题（7）——UVM验证平台【System Verilog面向对象】【OOP封装继承多态】
数字IC笔试题（10）——System Verilog的class类相关问题
题解 | Verilog刷题解析及对应笔试面试注意点【6-9】（涉及==和===、for展开问题等） 题解 | Verilog刷题解析【10】function和task的使用、相关笔试题 【收藏】FPGA数字IC刷题58个Verilog代码及讲解（状态机、跨时钟、同步/异步FIFO、DMUX、奇数/小数分频） FPGA、数字IC系列（2）——电子科大与北航部分Verilog题目与解析 SystemVerilog | UVM | Sequence这份干货太干了 SystemVerilog高效仿真技巧 笔试 | Verilog仿真时间尺度`timescale【FPGA】【数字IC】 笔试 | Verilog串并转换代码（in_valid不连续） 笔试 | Verilog 截位和有符号数运算【FPGA】【数字IC】 看思维导图：一文带你学Verilog HDL语言 FPGA/数字IC笔试题——Verilog实现 N 位 Johnson Counter【约翰逊计数器】【扭环形计数器】 FPGA手撕代码 | 笔试面试 | CRC校验码的多种Verilog实现方式 Verilog 的块语句 fork...join 和 begin...end Verilog 中负数的 % 取余数运算、C语言、Matlab各自的取余数运算【%】【mod】【rem】 Verilog中用于时序验证的系统任务[setup][hold][skew][width][recovery][removal] Verilog学习笔记——有符号数的乘法和加法 题解 | Verilog刷题解析及对应笔试面试注意点【1-5】（涉及复位、有符号数问题等）
（12）有符号数、无符号数
往期推荐
笔试 | Verilog 截位和有符号数运算【FPGA】【数字IC】
数字IC笔试题（6）——C语言有符号数和无符号数【原码、反码、补码】【格式转换】
（13）状态机
往期推荐
FPGA/数字IC笔试题——序列检测（FSM状态机）【状态机序列检测】
【收藏】FPGA数字IC基础刷题Verilog代码及讲解（状态机、跨时钟、同步/异步FIFO、DMUX、奇数/小数分频） 项目 | AHB转APB的verilog实现（总线、接口、FSM状态机）
（14）存储器
往期推荐
Xilinx的分布式RAM和块RAM——单口、双口、简单双口、真双口的区别
2020年大疆芯片开发（一）【FPGA资源】【存储器问题】【Source clock latency 约束】
存储器相关问题汇总【SRAM】【DRAM】【SDRAM】【Flash】【EPROM】【EEPROM】
（15）门控时钟，Glitch free无毛刺时钟切换电路
往期推荐
门控时钟与控制信号电平、与门门控、或门门控、上升沿门控、下降沿门控
联发科笔试题——Glitch free 无毛刺时钟切换电路、时钟无缝切换、时钟无毛刺切换技术
来看个联发科的大题（6）——联发科技-2021校招 IC 卷 A——时钟无毛刺切换技术
（16）AXI总线
往期推荐
Xilinx FPGA AXI4总线（一）介绍【AXI4】【AXI4-Lite】【AXI-Stream】
Xilinx FPGA AXI4总线（二）用实例介绍 5 个读写通道
Xilinx FPGA AXI4总线（三）——握手机制、通道依赖性及AXI-Lite握手实例 Xilinx FPGA AXI4总线（四）——自定义 AXI-Lite 接口的 IP 及源码分析 项目 | AHB转APB的verilog实现（总线、接口、FSM状态机）
（18）其他
往期推荐
2020年大疆芯片开发笔试（二）【数据无损量化问题】【定点数】【无损定点化】 笔试 | 字节存储的大小端问题【数字IC】【FPGA】
补充：【收藏】FPGA数字IC基础刷题Verilog代码及讲解（状态机、跨时钟、同步/异步FIFO、DMUX、奇数/小数分频）
二、真题练习
学习方法：刷题 - 记录 - 查询 - 笔记 - 扩展，刷完这些题要有记录和思考，后面基本上大多数笔试都可以应对，各家公司考察点大同小异；
参考时间：1个月~2个月的时间（要细节、要多搜相关的概念、多扩展，吃透，选择题也要当作简答题来做，笔试题当作面试题来做）；
往期推荐
【华为2021秋招】FPGA逻辑笔试解析【独家】【数字IC】【FPGA逻辑】【2021届秋招】
笔试 | 华为海思数字芯片设计实习笔试及解析（回忆版） 笔试 | 海思2022数字IC模拟卷（真题模拟，带解析） 笔试面试 |【投稿】海思手撕代码之_RR_arbiter FPGA时序分析之关键路径（Critical Path）【华为静态时序分析资料】【笔试面试】 《数字IC真题之吾见 》 华为实习笔试
往期推荐
来看联发科芯片秋招的一个大题（1）——全减器电路与Verilog
来看个联发科秋招的一个大题（2）——必考的Perl语言正则匹配和文件读写
来看个联发科秋招的一个大题（3）——必考的Perl语言文件读写 来看个联发科秋招的一个大题（4）——2021校招 Perl 语言哈希表 来看个联发科秋招的大题（5）——逻辑化简、最小项、卡诺图、反演律、0-1律 来看个联发科的大题（6）——联发科技-2021校招 IC 卷 A——时钟无毛刺切换技术 联发科数字IC简答题（9）——异步复位同步释放问题 笔试 | 联发科数字IC岗20年提前批（回忆版带解析）（上） 笔试 | 联发科数字IC岗20年提前批（回忆版带解析）（下） 经验分享 | 联发科提前批笔试准备-6月30笔试，知己知彼百战不殆 面经 | 22届联发科数字IC秋招面试经验（附内推码）
往期推荐
笔试 | 芯海数字芯片设计笔试及解析（上） 笔试 | 芯海数字芯片设计笔试及解析（下） vivo数字IC设计/芯片设计笔试题模拟卷解析 大疆创新2020校招数字IC笔试题解析【芯片开发工程师】【数字IC】【FPGA】
三、往年经验
学习方法：关注往届的时间点安排，求职中的思考、职业道路的选择；
往期推荐
2024届秋招总结——国企&私企的选择，笔试面试 & HR 常问问题汇总 24届秋招总结——宝库的秋招心得分享，自我探索后的提桶跑路 2024届秋招总结——学历不好、没有实习的嵌入式秋招经验总结 24届秋招总结——数字IC验证经验分享，道阻且长，溯游从之 24届秋招总结——七年天坑，材料人秋招转行，自我救赎 2023届秋招总结——FPGA秋招选手，最终上岸IC的自述与分享 2023届秋招总结——数字IC设计/CPU设计秋招历程 2023届秋招总结——数字IC设计/FPGA开发秋招历程 2023届秋招总结——数字IC面经+秋招踩坑经历 2023届秋招总结——学历不太好如何破局数字IC秋招 2023届秋招总结——数字IC设计/FPGA开发秋招历程 2023届秋招总结——数字IC实习选手的面经及建议 2023届秋招总结——器件方向自学选手收获数字IC验证offer 2023届秋招总结——有流片经历怎样玩转秋招 2023届秋招总结——机械转数字IC前端选手的秋招经历 2023届秋招总结——不管外界环境如何，努力提升自己 2022届数字IC设计秋招总结（jaca分享） 22届数字IC秋招总结-既然选择了远方，便只顾风雨兼程 2022届FPGA/数字IC秋招总结（3）——xysnow分享
