时间：2025-04-17 来源：FPGA_UCY 关于我们 0
本发明专利技术公开了一种基于VIO的FPGA实时调试系统和方法，该系统包括参数配置模块、VIOIP模块和VIO调试器，其中，参数配置模块用于设置VIOIP模块的输入输出参数；VIOIP模块用于根据输入输出参数产生IP核，并在VIO调试器与待调试FPGA芯片之间进行数据的发送和接收；VIO调试器用于在驱动待调试FPGA芯片上的信号时，输入待驱动信号的值；在监控待调试FPGA芯片上的信号时，获得用户设计电路的信号值。本发明专利技术利用VIOIP模块模拟FPGA芯片端口，调试功能完全可以采用VIOIP模块完成，不占用FPGA芯片端口，节省了宝贵的FPGA芯片端口资源。
全部详细技术资料下载
【技术实现步骤摘要】
本专利技术属于fpga实时调试，具体涉及一种基于vio的fpga实时调试系统和方法。
技术介绍
1、fpga(，现场可编程门阵列)是在pal(ic，可编程阵列逻辑)、gal(，通用阵列逻辑)、cpld(，复杂可编程逻辑器件)等可编程器件的基础上进一步发展的产物。它是作为asic(，专用集成电路)领域中的一种半定制电路而出现的，fpga既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
2、随着fpga技术的应用越来越广泛，也对电子系统可靠性提出了更高的要求，因此fpga的易测试性显得尤为重要。一般要获得fpga内部信号的实时运行状况是非常困难的，特别是fpga封装和pcb(，印刷电路板)电气噪声的存在，使得调试、检验成为整个电子系统设计中最困难的一个流程。
3、目前的fpga调试方法包括：(1)示波器，目前存在两通道或四通道的示波器，也就是每次调试仅能够观察两个信号或四个信号，且示波器价格昂贵；(2)在线逻辑分析仪，如的和的，这些模块插入fpga设计中，这是最常用的调试手段，在线逻辑分析仪可以一次观察多个信号，但如果观察的信号需要按下开发板上的按键才能触发抓取信号，这时若开发板上没有设计按键，或者用户需要自己控制设计中的某些信号，这时在线逻辑分析仪就不能满足需求了。
技术实现思路
1、为了解决现有技术中存在的上述问题，本专利技术提供了一种基于vio的fpga实时调试系统和方法。本专利技术要解决的技术问题通过以下技术方案实现：
2、本专利技术的一个方面提供了一种基于vio的fpga实时调试系统，包括参数配置模块、vioip模块和vio调试器，其中，
3、所述参数配置模块用于设置所述vioip模块的输入输出参数；
4、所述vioip模块用于根据所述输入输出参数产生ip核，将用户设计电路下载至待调试fpga芯片上，并在所述vio调试器与所述待调试fpga芯片之间进行数据的发送和接收；
5、所述vio调试器用于在驱动所述待调试fpga芯片上的信号时，输入待驱动信号的值；在监控所述待调试fpga芯片上的信号时，获得所述vioip模块接收的用户设计电路的信号值；
6、所述vioip模块还用于在驱动所述待调试fpga芯片上的信号时，将所述待驱动信号的值发送并赋值至所述待调试fpga芯片中的待驱动信号。
7、在本专利技术的一个实施例中，所述参数配置模块包括输入界面，用于设置所述vioip模块的输入输出参数，所述输入输出参数包括所述vioip模块的输入端口个数、输入端口位宽、输出端口个数和输出端口位宽。
8、在本专利技术的一个实施例中，所述vioip模块包括输入寄存器、输出寄存器和jtag单元，其中，
9、所述输入寄存器用于利用所述vioip模块的输入端口连接所述待调试fpga芯片中待监控信号的输出引脚，并对所述待监控信号进行缓存；
10、所述输出寄存器用于利用所述vioip模块的输出端口连接所述待调试fpga芯片中待驱动信号的输出引脚，并对所述待驱动信号进行缓存；
11、所述jtag单元连接所述输入寄存器和所述输出寄存器，用于在监控所述待调试fpga芯片上的信号时，将所述输入寄存器中缓存的所述待监控信号的用户设计信号值传递至所述vio调试器进行显示；在驱动所述待调试fpga芯片上的信号时，将所述vio调试器中输入的信号驱动值暂存至所述输出寄存器中，随后赋值至用户设计电路中的待驱动信号。
12、在本专利技术的一个实施例中，所述vioip模块还包括ip核生成单元，用于根据所述输入输出参数产生ip核。
13、在本专利技术的一个实施例中，所述vioip模块还包括编译单元，所述编译单元用于将用户设计电路和所述ip核编译成二进制文件并下载至所述待调试fpga芯片上。
14、在本专利技术的一个实施例中，所述vio调试器包括显示界面，用于在驱动所述待调试fpga芯片上的信号时，输入待驱动信号的值；在监控所述待调试fpga芯片上的信号时，获得所述vioip模块接收的用户设计电路中待监控信号的值并进行显示。
15、本专利技术的另一方面提供了一种基于vio的fpga实时调试方法，利用上述实施例中任一项所述的fpga实时调试系统执行，所述方法包括：
16、设置vioip模块的输入输出参数；
17、根据所述输入输出参数产生ip核，将用户设计电路下载至待调试fpga芯片上；
18、在驱动所述待调试fpga芯片上的信号时，利用所述vioip模块的输入端口连接待调试fpga芯片的待监控信号的输出引脚，并对所述待监控信号进行缓存；在监控所述待调试fpga芯片上的信号时，利用所述vioip模块的输出端口连接待调试fpga芯片的待驱动信号的输出引脚，并对所述待驱动信号进行缓存；
19、利用vio调试器对所述待调试fpga芯片中的待驱动信号进行赋值，以及显示所述待调试fpga芯片中待监控信号的用户设计信号值。
20、在本专利技术的一个实施例中，设置vioip模块的输入输出参数，包括：
21、通过输入界面设置所述vioip模块的输入输出参数，所述输入输出参数包括所述vioip模块的输入端口个数、输入端口位宽、输出端口个数和输出端口位宽。
22、在本专利技术的一个实施例中，利用vio调试器对所述待调试fpga芯片中的待驱动信号进行赋值，以及显示所述待调试fpga芯片中待监控信号的用户设计信号值，包括：
23、在驱动所述待调试fpga芯片上的信号时，利用vio调试器输入待驱动信号的信号驱动值，并利用vioip模块将所述信号驱动值发送并赋值至所述待调试fpga芯片中的待驱动信号；在监控所述待调试fpga芯片上的信号时，将所述vioip模块中缓存的所述待监控信号的用户设计信号值传递至所述vio调试器进行显示。
24、与现有技术相比，本专利技术的有益效果有：
25、1、本专利技术提供了一种基于vio的fpga实时调试系统和方法，利用vioip模块模拟fpga芯片端口，也就是说，fpga芯片端口的调试功能完全可以用vioip模块来完成，不占用fpga芯片端口。由于fpga专用于调试的端口非常少，这样节省了宝贵的fpga芯片的端口资源。
26、2、本专利技术基于vio的fpga实时调试系统可以一次性调试多个用户设计信号。本专利技术的vioip模块支持最大输入端口数为
【技术保护点】
1.一种基于VIO的FPGA实时调试系统，其特征在于，包括参数配置模块、VIOIP模块和VIO调试器，其中，
2.根据权利要求1所述的基于VIO的FPGA实时调试系统，其特征在于，所述参数配置模块包括输入界面，用于设置所述VIOIP模块的输入输出参数，所述输入输出参数包括所述VIOIP模块的输入端口个数、输入端口位宽、输出端口个数和输出端口位宽。
3.根据权利要求2所述的基于VIO的FPGA实时调试系统，其特征在于，所述VIOIP模块包括输入寄存器、输出寄存器和JTAG单元，其中，
4.根据权利要求1所述的基于VIO的FPGA实时调试系统，其特征在于，所述VIOIP模块还包括IP核生成单元，用于根据所述输入输出参数产生IP核。
5.根据权利要求4所述的基于VIO的FPGA实时调试系统，其特征在于，所述VIOIP模块还包括编译单元，所述编译单元用于将用户设计电路和所述IP核编译成二进制文件并下载至所述待调试FPGA芯片上。
6.根据权利要求1所述的基于VIO的FPGA实时调试系统，其特征在于，所述VIO调试器包括显示界面，用于在驱动所述待调试FPGA芯片上的信号时，输入待驱动信号的值；在监控所述待调试FPGA芯片上的信号时，获得所述VIOIP模块接收的用户设计电路中待监控信号的值并进行显示。
7.一种基于VIO的FPGA实时调试方法，其特征在于，利用权利要求1至6中任一项所述的FPGA实时调试系统执行，所述方法包括：
8.根据权利要求7所述的基于VIO的FPGA实时调试方法，其特征在于，设置VIOIP模块的输入输出参数，包括：
9.根据权利要求7或8所述的基于VIO的FPGA实时调试方法，其特征在于，利用VIO调试器对所述待调试FPGA芯片中的待驱动信号进行赋值，以及显示所述待调试FPGA芯片中待监控信号的用户设计信号值，包括：
【技术特征摘要】
1.一种基于vio的fpga实时调试系统，其特征在于，包括参数配置模块、vioip模块和vio调试器，其中，
2.根据权利要求1所述的基于vio的fpga实时调试系统，其特征在于，所述参数配置模块包括输入界面，用于设置所述vioip模块的输入输出参数，所述输入输出参数包括所述vioip模块的输入端口个数、输入端口位宽、输出端口个数和输出端口位宽。
3.根据权利要求2所述的基于vio的fpga实时调试系统，其特征在于，所述vioip模块包括输入寄存器、输出寄存器和jtag单元，其中，
4.根据权利要求1所述的基于vio的fpga实时调试系统，其特征在于，所述vioip模块还包括ip核生成单元，用于根据所述输入输出参数产生ip核。
5.根据权利要求4所述的基于vio的fpga实时调试系统，其特征在于，所述vioip模块还包括编译单元，所述编译单元用于将用户设计电路...
【专利技术属性】
技术研发人员：刘烈，贾弘翊，韦嶔，张红荣，
申请(专利权)人：西安智多晶微电子有限公司，
类型：发明
国别省市：
全部详细技术资料下载 我是这个专利的主人
