当前位置:首页 > 新闻资讯 > FPGA之家动态 >

安路科技申请FPGA电路逻辑取反输出端口的映射优化方法及系统专利,有效地解决由于增加反相器查找表而导致的电路复杂度和设计难度上升的问题仁爱礁海域,菲方阻挠中方调查,激烈较量后,五星红旗在海底飘扬

时间:2024-08-08      来源:网络搜集 关于我们 0

金融界2024年6月13日消息,天眼查知识产权信息显示,上海安路信息科技股份有限公司申请一项名为“FPGA电路逻辑取反输出端口的映射优化方法及系统“,公开号CN202410375101.0,申请日期为2024年3月。

专利摘要显示,本申请涉及FPGA电路设计领域,公开了一种FPGA电路逻辑取反输出端口的映射优化方法及系统,提出了一种系统性算法,针对FPGA电路中需要逻辑取反的输出端口进行优化处理,以最小化开销同时考虑各种可能情况,确保使用最优处理方法。在处理逻辑取反的输出端口时,考虑电路的时序性能影响,通过优化选择处理方法,避免对电路的时序性能造成负面影响。在时序约束受威胁时,避免直接插入反相器查找表,而是选择复制并逻辑取反输入查找表,增加了处理的灵活性。本申请提出了一个综合性解决方案来平衡逻辑取反处理和时序性能的要求,并有效地解决由于增加反相器查找表而导致的电路复杂度和设计难度上升的问题。

本文源自金融界


注明:本内容来源网络,不用于商业使用,禁止转载,如有侵权,请来信到邮箱:429562386ⓐqq.com 或联系本站客服处理,感谢配合!

用户登陆

    未注册用户登录后会自动为您创建账号

提交留言