当前位置:首页 > 新闻资讯 > FPGA之家动态 >

安路科技申请FPGA布局阶段局部电路重映射专利,实现布局阶段的快速有针对性电路优化,提高映射效果,改善电路性能古代的状元,好考吗?与如今大学生相比,谁更强?

时间:2024-08-08      来源:网络搜集 关于我们 0

金融界2024年6月13日消息,天眼查知识产权信息显示,上海安路信息科技股份有限公司申请一项名为“FPGA布局阶段局部电路重映射的方法及系统“,公开号CN202410375037.6,申请日期为2024年3月。

专利摘要显示,本申请涉及FPGA逻辑综合与布局设计技术,公开了一种FPGA布局阶段局部电路重映射的方法及系统,该方法包括:根据布局阶段观测到的电路存在逻辑级数过高或局部利用率过大的问题,基于对应的特定规则选取子电路进行抽取;对抽取的子电路进行重映射,先将子电路的查找表结构打散成门级网表,再根据逻辑级数过高或利用率过大选择对应的重映射策略,得到经重映射优化的子电路;对重映射后的子电路进行增量式布局,先利用原电路的边界端口位置确定子电路关键器件的初始位置,然后调用布局器仅对该子电路内的器件进行布局。本申请能够实现布局阶段的快速有针对性电路优化,提高映射效果,改善电路性能,具有重要的技术进步意义。

本文源自金融界


注明:本内容来源网络,不用于商业使用,禁止转载,如有侵权,请来信到邮箱:429562386ⓐqq.com 或联系本站客服处理,感谢配合!

用户登陆

    未注册用户登录后会自动为您创建账号

提交留言