当前位置:首页 > 新闻资讯 > FPGA之家动态 >

【FPGA赛道】 基于复旦微电子FPGA 实现软件无线电通信平台、NOC互连设计

时间:2024-07-09      来源:网络搜集 关于我们 0

命题一

 基于复旦微电子FPGA

实现软件无线电通信平台

01 赛题简介

软件无线电技术作为通信领域的第三次革命,近年来得到了迅猛的发展,而基带数字信号处理作为软件无线的关键技术也是备受青睐的。软件无线电技术的实现依托于一个功能强大的高速基带数字信号处理平台。FPGA器件的灵活性以及高并行运算刚好可满足软件无线电基带部分的数据处理需求。

本项目基于我司PSOC平台实现基于OFDM调制方式数字部分收发功能,选手可自定义链路中模块,完成数据收发环回,并基于串口打印结果。

02 赛题要求

基于我司PSOC平台实现基于OFDM调制方式数字部分收发功能,选手可自定义链路中模块,完成数据收发环回,并基于串口打印结果。

1. 必选

a) 实现基带部分+DFE收发通路环回

b) 模块配置要灵活化,参数化

c) PSOC平台实现功能

d) 提供完整的设计报告及验证报告

2. 可选

a) 自己设计模块内部逻辑

b) 任选Turbo/LDPC/Polar之一作为编解码模块

03 报告模板

报告模板至少应该包括以下部分:

1)团队介绍(团队成员与职责分工)

2)整体设计方案,包括设计理念与思路

3)所选项目的架构部分介绍,说明系统总线架构功能和特点

4)仿真数据及测试结果

5)FPGA实现或PSoC实现过程中的工作

04 评分标准(初赛)

该赛题总分100分,评分标准分为两部分。第一部分为基本功能实现必须实现部分,第二部分为附加可选功能部分。具体细则如下:

项目

主要内容

分数

必选

设计基带部分收发通路环回

15

完成DFE部分设计

15

模块配置要灵活化,参数化

20

FPGA平台实现功能

10

提供完整的设计报告及验证报告

10

可选

自己设计模块内部逻辑

15

任选Turbo/LDPC/Polar之一作为编解码模块

15

合计

100

05 赛事安排

5.1   参赛队伍要求

参赛团队人数要求控制在3-5人以内。

5.2   赛前培训

培训事宜将根据后期具体情况另行通知。

5.3   初赛阶段

根据需求组织团队,进行设计与实现,提交概要设计文档与仿真结果波形,评审委员根据提交的材料进行初审,决定答辩/决赛队伍。时间周期为1个月。

概要设计文档必须包括如下章节:

1) 系统架构,介绍系统互联架构;

2) 系统功能;

3) 仿真及验证结果;

4) FPGA平台或PSoC平台实现

5.4   决赛阶段/答辩

决赛即答辩阶段,准备时间1周。

注:具体安排以组委会通知为主。

命题二

 基于复旦微电子FPGA平台

实现NOC互连设计

01 赛题简介

片上多核系统MPSoC具有集成度高、功耗低、体积小等优点,已经成为超大规模集成电路系统设计的主流方向。但随着应用需求的不断扩展,系统性能的需求也越来越高,处理器核之间传统总线的互联架构已经难以满足系统的性能要求。基于报文交换的片上网络(Network on Chip,NoC)正逐渐成为片上多核间通讯的首选互连架构,其核心思想是将计算机网络技术移植到芯片设计中来,从体系架构上彻底解决总线架构带来的问题。

项目要求参赛者基于NoC互连原理进行多内存互连架构的设计开发,最终在我司的PSoC平台上实现。

PSoC分为PS和PL两部分,其中PL部分就是一块可配置的FPGA。PS和PL部分都有可使用的DDR内存空间。要求选手所设计的NoC能够将一个连续地址的访问分割为对PS-DDR和PL-DDR的交叉访问,交叉访问的颗粒度可以参数化配置或动态寄存器配置。在NoC内部的地址映射尽可能地灵活设计,对NoC拓扑结构和路由算法不做具体要求。功能相同或相近的情况下,接口数据带宽和传输效能会作为附加考量标准。

02 赛题要求

该项目要求基于NoC互连机制,进行互连架构的设计与开发,最终在我司FPGA平台进行功能实现。

1. 必选

1) NoC互连架构,可以支持到多个DDR的内存交织访问,内存交织颗粒度可动态配置或参数化配置;

2) 内存地址映射,注意其灵活性;

3) 自定义NoC拓扑结构;

4) 自定义路由算法;

5) FPGA平台实现功能;

6) 提供完整设计报告及验证报告。

2. 可选

1) 流控设计;

2) 低功耗设计;

3) QoS设计。

03 报告模板

报告模板至少应该包括以下部分:

1)团队介绍(团队成员与职责分工)

2)整体设计方案,包括设计理念与思路

3)所选项目的架构部分介绍,说明系统总线架构功能和特点

4)仿真数据及测试结果

5)FPGA实现或PSoC实现过程中的工作

04 评分标准(初赛)

该赛题总分100分,评分标准分为两部分。第一部分为基本功能实现必须实现部分,第二部分为附加可选功能部分。具体细则如下:

项目

主要内容

分数

必选

NoC互连架构

15

内存交织颗粒度设计

15

内存地址映射

10

自定义NoC拓扑结构

10

自定义路由算法

10

FPGA平台实现功能

10

提供完整的设计报告及验证报告

10

可选

流控设计

10

低功耗设计

5

QoS设计

5

合计

100

05 赛事安排

5.1   参赛队伍要求

参赛团队人数要求控制在5人以内。

5.2   赛前培训

培训事宜将根据后期具体情况另行通知。

5.3   初赛阶段

根据需求组织团队,进行设计与实现,提交设计文档与仿真结果波形,评审委员根据提交的材料进行初审,决定答辩/决赛队伍。

设计文档必须包括如下内容:

1) 互连架构;

2) 详细介绍互连设计;

3) 自定义设计介绍;

4) 仿真及验证结果。

5.4   决赛阶段/答辩

决赛包括上板验证和答辩两部分。对于进决赛的选手,会在一定期限内,以远程连接的方式提供开发板供验证使用,之后会进行最终的线上答辩。根据答辩结果决定最终团队排名。

注:具体安排以组委会通知为主。

赛事联络平台

第六届复微杯赛事联络QQ群:794853590

群名:复微杯电子设计大赛4群

本群主要用于赛事通知,建议所有参赛者加群

“复微杯大学生电子设计大赛”公众号是“复微杯”指定唯一官方发布平台。

请长按二维码关注“复微杯”,第一时间获取大赛资讯。

“复旦微电子集团”B站号是“复微杯”指定唯一B站官方发布平台。

请各位及时关注,后续将在此平台进行赛题解析及指导。


注明:本内容来源网络,不用于商业使用,禁止转载,如有侵权,请来信到邮箱:429562386ⓐqq.com 或联系本站客服处理,感谢配合!

用户登陆

    未注册用户登录后会自动为您创建账号

提交留言