时间：2025-03-28 来源：FPGA_UCY 关于我们 0
一、课程介绍：
FPGA由于集成度高、体积小、功能丰富多样的IP类型、嵌入式CPU、并行处理能力高和接口资源丰富等特性，能够实现越来越复杂的功能，被广泛应用在消费电子、视频监控、医疗电子、汽车电子、工业控制，航空航天以及现在热门的人工智能等诸多领域。
FPGA设计开发的质量直接影响到整个系统以及最终产品的质量和可靠性。因此，为了最大程度上提升其开发的质量和可靠性，需要在FPGA设计开发的不同阶段进行完备而充分的验证，包括功能和时序验证等。而面对越来越复杂的FPGA系统，工程师需要一套更加合理和规范的验证方法来应对；同时越来越庞大的设计也给功能验证的完备性和时序验证提出了新的要求。所以，为进一步提升FPGA开发和验证人员的验证水平，提升其在开发过程中可靠性意识，特举办该培训班。
通过《FPGA验证方法与技术》课程的培训，学员能够了解到业界领先的FPGA验证方法，验证流程，验证规划和验证平台搭建等方面的内容；如何对FPGA系统设计开展完备和充分的验证；FPGA功能验证和时序验证的技术和方法；学习使用语言搭建基于随机约束和覆盖率驱动的自动化验证平台方法，业界流行的验证方法学UVM（ ），以及基于(断言)的验证开发技术等。通过这些专题，以帮助工程师提高设计和验证效率，模拟复杂的验证场景的基本方法，从而提高FPGA的开发和验证水平。
课程采用授课和实验相结合，结合交流、讨论、案例分析等互动的方式，以便学员从理论和实践两方面深入了解FPGA验证方法和技巧。
二、协办单位：
中国高科技产业化研究会智能信息处理分会
三、主办单位：
北京中际赛威文化发展有限公司
北京中际孚歌科技有限公司
四、研修时间：2024年6月30 – 7月1日 （两天授课）
五、研修地点：北京（具体地点及路线图详见第二轮报到通知）
六、培训对象：
课程适合于使用FPGA器件进行科研、教学和产品开发和验证的工程师、教师等工程技术人员，也适合于相关专业领域的研究生和高年级本科生。
七、工具平台：
培训课程使用的部分软硬件工具由培训方提供。
培训课程使用的部分软硬件工具由培训方提供。使用的工具软件为 II/ISE/、/和其他相关工具等。
八、课程大纲:
专题1：FPGA验证方法、流程和规划
随着FPGA技术的发展和设计规模的扩大，FPGA系统的验证工作变得越来越重要。本专题主要讲解FPGA验证的主要方法、流程、规划和平台搭建，帮助学员了解如何对FPGA设计开展完备和充分的验证。主要内容如下：
FPGA验证方法
FPGA验证流程
FPGA验证规划和质量管理（如：, , bug track等）
FPGA验证平台搭建概述
专题2：FPGA功能验证方法和技术
FPGA系统设计需要我们建立起一套有效的设计与验证方法。在很多高可靠性要求的FPGA系统中，验证工作所需的时间已经占到了整个研发周期的60%以上。功能验证是FPGA验证工作中的重要环节，本专题将主要讨论功能验证方法和技术。主要内容如下：
功能验证的常用方法
功能覆盖率和代码覆盖率
实用构造设计指南
Nlint、和Verdi/工具在验证中的使用
在线调试和验证方法
课程实验
专题3：FPGA时序验证方法和技术
随着FPGA处理速度的提高，充分可靠验证FPGA的时序成为FPGA设计中不可或缺的重要环节。“好的时序电路不是仿真出来，而是通过RTL设计和时序验证出来的”，本专题从时序验证的角度，对静态时序分析基本概念、时序约束设置方法、时序验证方法进行梳理和总结，结合FPGA固有的结构资源，使学员能够通过时序验证更深刻的理解FPGA设计的时序。主要内容如下：
静态时序分析基础：包含建立时间，保持时间，时钟偏斜，和等
时序约束设置（周期约束、输入输出时序约束、多时钟周期约束、跨时钟域路径约束）；
时序分析与优化；
时序仿真；
设计实例分析：当时序不满足要求，如何对时序进行优化，从而达到设计目标课程实验。
专题4：基于和UVM的验证技术
传统的基于的验证方式，主要用于创建 ，验证向量的自动产生和覆盖率提高比较困难。在面对复杂的大规模FPGA设计，传统的验证方式已经不足以快速验证整个FPGA系统的功能，如何实现验证的快速收敛已经成为了FPGA设计过程中最大的挑战。近年来，FPGA验证过程逐渐引入了基于的验证方法学和验证流程，包括UVM方法学。通过本专题的学习，不仅可让学员理解并实践基于的多种验证方法，还可了解UVM的基本框架和主要思想。这样，学员在实际项目中能根据应用场景需求灵活地组合使用多种验证方法，不仅可以模拟复杂的验证场景，覆盖更多的 case的场景，而且将极大地提高验证效率。主要内容如下：
语言的特点与新要素
SV中面向对象设计
SV中的随机激励的产生与覆盖率检查机制
基于SV的断言（）设计
基于UVM的验证方法学简介
课程实验
八、主讲专家
蒋老师：有十多年数字集成电路设计工作经验，主要从事SoC体系结构、低功耗多核、数字信号处理器设计、高速集成电路等方向研究。曾作为项目主要人员完成多个国家重大项目，成功设计流片包括数字信号处理器等多个SoC芯片。在数字信号处理器、低功耗及多核架构设计、高速集成电路等领域在国内外期刊上发表论文数十篇，获得多项国家发明专利，长期讲授《 DHL语言》、《基于的电路验证技术》等课程。
九、培训费用及注意事宜：
1.培训费：3900元/人 (含培训费、午餐费、资料费、证书费)。
2.付款方式：学员报名后，请直接将款汇到指定账号（见回执表）。
3.以上费用不含食宿，培训期间食宿可统一安排，费用自理。
4.培训会务工作由北京中际孚歌科技有限公司组织，并为学员出具正式发票。
十、证书颁发：培训结束后由主办单位向参会单位学员颁发结业证书。
十一、课程咨询：
