基于FPGA并发连接数测试技术的研究与开发

网络测试技术与网络传输技术同步发展,早期网络传输速率较低,该阶段测试一般不需要专用硬件测试系统,就可以通过软件完成对网络协议一致性的分析测试,通过网络互连设备的动态交换信息,实现对网络协议正确性测试。目前,随着网络传输技术不断升级和网络应用日益扩大,不仅需要对网络传输测试指标进行更加详细的规定,还需要使用专用硬件系统平台下完成网络互连设备的传输分析和监控,方便实现用户现场网络维护的要求。为此,项目开发一套针对网络互连设备的高可靠性、高可用性和实时性的网络互联设备并发连接数测试系统,能为网络故障诊断和维护分析提供及时可靠地依据,有效提供网络运行的可靠性。通过对网络互连设备的并发连接数测试技术的研究与开发,提供网络设备的高可靠性、高可用性和实时性,为网络故障诊断和维护分析提供及时可靠地依据,满足人们对于网络服务质量提出的更高需求,有效提供网络运行的可靠性。本项目侧重于网络协议方面的测试,对计算能力和内存、带宽都有非常高的要求,采用了FPGA+NP的架构进行系统设计。其中,FPGA主要负责网络包的收发,并预留了将来对协议包进行预处理的能力,在FPGA和NP之间进行负载均衡;NP能搭载64G的内存,为高性能的并发连接数的测试提供了保障。平台系统实现了并发连接数测试,打破了高性能网络应用必须依赖于硬件实现的格局,基于通用多核平台上实现了高性能的流量仿真测试系统;设计并实现了一个高效且实用的单一生产者单消费者并发无锁队列B-Queue。该算法在真实环境下性能及稳定性均远胜于已有同类算法。另外,采用了FPGA+NP+X86的混合架构技术,在FPGA和NP之间采用SGMII/XAUI连接方式以满足NP的特殊要求,NP和X86之间采用PCIE常用通信链路,保证了通信链路平台之间具备足够的带宽进而确保数据传输顺畅。最后,项目完成构建基于FPGA技术的并发连接数测试平台系统,实现了并发连接数测试;发表学术论文1篇;完成技术研究报告1份。