如果您参与了任何 ASIC/SOC 设计生命周期，您很可能会听到这样的问题——您是否验证了某个功能？所有功能测试是否都已完成？您将如何验证新功能？发现了哪些设计缺陷以及如何发现？验证、确认和测试这些术语可以互换使用，有时可能会令人困惑——至少对于入门级工程师来说是这样。所有这些术语都与芯片测试有关，但在芯片设计和制造流程的不同阶段指的是相同的术语。这就是它们的真正含义。
SoC 验证是在流片之前根据给定的设计规范对设计进行测试（或验证）的过程。这随着设计的开发而发生，并且可以从设计架构/微架构定义发生时开始。验证的主要目标是在流片前确保设计的功能正确性。然而，随着设计复杂性的增加，验证范围也在不断发展，不仅包括功能。这包括性能和功耗目标的验证、设计的安全性和安全方面以及多个异步时钟域的复杂性。设计模型（RTL）仿真仍然是验证的主要工具，而许多其他方法（如形式属性验证、功耗感知仿真、仿真/FPGA 原型设计、静态和动态检查等）也用于在流片前有效地验证设计的各个方面。作为设计生命周期的一部分，验证过程被认为是非常关键的，因为在流片之前未发现的任何严重设计错误，都可能导致需要更新的步骤并增加设计过程的总体成本。SoC 确认是在实验室设置中测试制造设计（芯片）所有功能正确性的过程。这是使用组装在测试板或参考板上的真实芯片以及芯片所针对的系统的所有其他组件部分来完成的。目标是验证客户最终在实际部署中可能拥有的芯片的所有用例，并针对所有这些使用模型对设计进行鉴定。确认最初是针对芯片的各个功能和接口进行，然后还可能涉及运行对设计的所有功能进行压力测试的真实软件/应用程序。确认团队通常由硬件和软件工程师组成，因为整个过程涉及在系统级环境中验证芯片，并在硬件上运行真实软件。有些公司从更广泛的角度使用“确认”一词，并对硅/芯片上市前后的活动进行分类。因此，Verification也称为硅前确认（表示硅芯片可用之前的活动），Validation也称为硅后确认。SoC 测试（制造/生产测试）涉及在批量发货前筛选制造的芯片是否存在故障或随机缺陷、可靠性、功能缺陷和电气特性。在封装单个芯片之前，第一级测试发生在晶圆级。这被称为晶圆分类/探针测试，用于在切割芯片之前表征各种技术和晶体管参数。此步骤有助于在包装前识别有缺陷的模具。下一阶段的测试发生在封装芯片上，通过在升高的温度下进行测试并识别容易失效的芯片来强调可靠性。此过程称为老化压力测试。第三级测试用于识别制造缺陷或故障。在较高层次上，此过程涉及使用各种测试模式（也称为测试向量）刺激输入端口，并将输出响应与预期结果进行比较。使用ATE（自动测试设备）等测试设备，可以采用单个芯片并运行IC测试，并自动检查测试模式激励和响应。下一阶段的测试是在批量发货前对芯片进行表征和筛选。表征包括使用电压和频率 shmooing 测试设计，以找到理想的工作条件。具有高速 IO（如 PCIE、以太网、DDR 等）的设计还通过对各种电气参数进行表征，以达到理想的传输和错误率。功能测试模式可以识别零件中的功能缺陷。这些功能测试模式被识别出来，以训练芯片中的不同组件，以实现令人满意的覆盖率并以实际速度运行。总而言之，以下是每个步骤的快速摘要：
注明：本内容来源网络，不用于商业使用，禁止转载，如有侵权，请来信到邮箱：429562386ⓐqq.com 或联系本站客服处理，感谢配合！
