时间：2025-02-25 来源：FPGA_UCY 关于我们 0
本发明专利技术涉及FPGA技术领域，且公开了一种FPGA接口模块及FPGA接口系统，包括主FPGA芯片、从FPGA芯片，和时钟管理单元，所述主FPGA芯片包括第一发送与接收通路、主指挥模块以及反馈模块，所述从FPGA芯片包括第二发送与接收同通路、存储模块，所述时钟管理单元与第一发送与接收通路、第二发送与接收通路连接，实现对所述第一发送与接收通路、所述第二发送与接收通路的驱动，该FPGA接口模块及FPGA接口系统，通过对磁盘上的数据进行条带化，实现对数据成块存取，减少磁盘的机械寻道时间，提高了数据存取速度，通过对一个阵列中的几块磁盘同时读取，减少了磁盘的机械寻道时间，提高数据存取速度，通过镜像或者存储奇偶校验信息的方式，实现了对数据的冗余保护。实现了对数据的冗余保护。实现了对数据的冗余保护。
全部详细技术资料下载
【技术实现步骤摘要】
FPGA接口模块及FPGA接口系统
[0001]本专利技术涉及FPGA
，具体为一种FPGA接口模块及FPGA接口系统。
技术介绍
[0002]FPGA是在PAL(可编程阵列逻辑)、GAL(通用阵列逻辑)等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
[0003]FPGA设计不是简单的芯片研究，主要是利用FPGA的模式进行其他行业产品的设计。与ASIC不同，FPGA在通信行业的应用比较广泛。
[0004]目前的FPGA是通用器件，需要灵活性来适应不同的协议标准，在使用时需要频繁的接收以及传输数据，并不能对所接收以及传输的数据进行储存，且只能在完全接收完毕后才可以对其进行分析，导致整体的效率降低；鉴于此，我们提出了一种FPGA接口模块及FPGA接口系统。
技术实现思路
[0005]本专利技术的目的在于提供一种FPGA接口模块及FPGA接口系统，以解决上述
技术介绍
中提出的问题。
[0006]为实现上述目的，本专利技术提供如下技术方案：一种FPGA接口模块，包括主FPGA芯片、从FPGA芯片，和时钟管理单元，所述主FPGA芯片包括第一发送与接收通路、主指挥模块以及反馈模块，所述从FPGA芯片包括第二发送与接收同通路、存储模块，所述时钟管理单元与第一发送与接收通路、第二发送与接收通路连接，实现对所述第一发送与接收通路、所述第二发送与接收通路的驱动。
[0007]优选的，所述主FPGA芯片内部集成有采集电路和编码电路，所述采集电路与编码电路电连接，所述从FPGA芯片内部集成有解码电路和信号复原电路，所述解码电路与信号复原电路电连接，所述编码电路通过SCK时钟信号线以及SDA数据信号线与所述解码电路电连接。
[0008]优选的，所述主指挥模块负责下达指令，所述主指挥模块所下达的指令被第一发送与接收通路接收并传递，所述反馈模块负责判断并分析第一发送与接收通路所接收的数据进行分析，可以在第一发送与接收通路接收数据的同时直接对数据进行分析，极大的降低了所要计算的时间，提高了FPGA模块整体的工作效率。
[0009]优选的，所述存储模块负责对主指挥模块所下达的所有指令以及第一发送与接收通路和第二发送与接收通路所接收或发送的数据进行记录储存。
[0010]优选的，所述存储模块包括磁盘阵列模块和信息分类模块组成，磁盘阵列模块是由很多块独立的磁盘，组合成一个容量巨大的磁盘组，利用个别磁盘提供数据所产生加成效果提升整个磁盘系统效能，通过对磁盘上的数据进行条带化，实现对数据成块存取，减少磁盘的机械寻道时间，提高了数据存取速度，通过对一个阵列中的几块磁盘同时读取，减少
了磁盘的机械寻道时间，提高数据存取速度，通过镜像或者存储奇偶校验信息的方式，实现了对数据的冗余保护。
[0011]优选的，所述信息分类模块负责对磁盘阵列模块所储存的数据进行分类，可以更加方便用户调取数据。
[0012]优选的，所述时钟选择单元包括第一选择单元、第二选择单元、第三选择单元和第四选择单元，所述第一选择单元的输出端与主FPGA芯片的时钟管理单元和第四选择单元的第一输入端连接，所述第一选择单元的第一输入端和第三选择单元的第二输入端与相同或不同的时钟单元连接，所述第一选择单元的第二输入端与第二选择单元的输出端连接，所述第二选择单元的第一输入端和第四选择单元的第二输入端与相同或不同的时钟单元连接，所述第三选择单元的输出端与从FPGA芯片的时钟管理单元和第二选择单元的第二输入端连接，所述第三选择单元的第一输入端与第四选择单元的输出端连接。
[0013]优选的，所述解码电路包括第二移位寄存器以及与第二移位寄存器电连接的第三触发器，所述信号复原电路包括第二寄存器以及分别与第二寄存器电连接的第四触发器和第二计算器；所述第二移位寄存器的输出端与第二寄存器的输入端电连接；所述第一移位寄存器的输出端通过SCK时钟信号线以及SDA数据信号线与第二移位寄存器的输入端连接。
[0014]一种FPGA接口系统，该FPGA接口系统包括由权利要求1
‑
8组成的。
[0015]与现有技术相比，本专利技术提供了一种FPGA接口模块及FPGA接口系统，具备以下有益效果：
[0016]1、该FPGA接口模块及FPGA接口系统，通过对磁盘上的数据进行条带化，实现对数据成块存取，减少磁盘的机械寻道时间，提高了数据存取速度，通过对一个阵列中的几块磁盘同时读取，减少了磁盘的机械寻道时间，提高数据存取速度，通过镜像或者存储奇偶校验信息的方式，实现了对数据的冗余保护。
[0017]2、该FPGA接口模块及FPGA接口系统，通过设置的反馈模块，可以在第一发送与接收通路接收数据的同时直接对数据进行分析，极大的降低了所要计算的时间，提高了FPGA模块整体的工作效率。
[0018]3、该FPGA接口模块及FPGA接口系统，通过增设的信息分类模块，可以对储存在磁盘阵列模块中的所有数据进行分类，方便用户进行查看调取。
附图说明
[0019]图1为本专利技术程序结构示意图。
具体实施方式
[0020]如图1所示，本专利技术提供一种技术方案：一种FPGA接口模块，包括主FPGA芯片、从FPGA芯片，和时钟管理单元，主FPGA芯片包括第一发送与接收通路、主指挥模块以及反馈模块，从FPGA芯片包括第二发送与接收同通路、存储模块，时钟管理单元与第一发送与接收通路、第二发送与接收通路连接，实现对第一发送与接收通路、第二发送与接收通路的驱动。
[0021]主FPGA芯片内部集成有采集电路和编码电路，采集电路与编码电路电连接，从FPGA芯片内部集成有解码电路和信号复原电路，解码电路与信号复原电路电连接，编码电路通过SCK时钟信号线以及SDA数据信号线与解码电路电连接。
[0022]主指挥模块负责下达指令，主指挥模块所下达的指令被第一发送与接收通路接收并传递，反馈模块负责判断并分析第一发送与接收通路所接收的数据进行分析，可以在第一发送与接收通路接收数据的同时直接对数据进行分析，极大的降低了所要计算的时间，提高了FPGA模块整体的工作效率。
[0023]存储模块负责对主指挥模块所下达的所有指令以及第一发送与接收通路和第二发送与接收通路所接收或发送的数据进行记录储存。
[0024]存储模块包括磁盘阵列模块和信息分类模块组成，磁盘阵列模块是由很多块独立的磁盘，组合成一个容量巨大的磁盘组，利用个别磁盘提供数据所产生加成效果提升整个磁盘系统效能，通过对磁盘上的数据进行条带化，实现对数据成块存取，减少磁盘的机械寻道时间，提高了数据存取速度，通过对一个阵列中的几块磁盘同时读取，减少了磁盘的机械寻道时间，提高数据存取速度，通过镜像或者存储奇偶校验信息的方式，实现了对数据的冗余保护。
[0025]信息分类模块负责对磁盘阵列模块所储存的数据进行分类，可以更加方便用户调取数据
【技术保护点】
【技术特征摘要】
1.一种FPGA接口模块，其特征在于：包括主FPGA芯片、从FPGA芯片，和时钟管理单元，所述主FPGA芯片包括第一发送与接收通路、主指挥模块以及反馈模块，所述从FPGA芯片包括第二发送与接收同通路、存储模块，所述时钟管理单元与第一发送与接收通路、第二发送与接收通路连接。2.根据权利要求1所述的FPGA接口模块，其特征在于：所述主FPGA芯片内部集成有采集电路和编码电路，所述采集电路与编码电路电连接，所述从FPGA芯片内部集成有解码电路和信号复原电路，所述解码电路与信号复原电路电连接，所述编码电路通过SCK时钟信号线以及SDA数据信号线与所述解码电路电连接。3.根据权利要求1所述的FPGA接口模块，其特征在于：所述主指挥模块负责下达指令，所述主指挥模块所下达的指令被第一发送与接收通路接收并传递，所述反馈模块负责判断并分析第一发送与接收通路所接收的数据进行分析。4.根据权利要求1所述的FPGA接口模块，其特征在于：所述存储模块负责对主指挥模块所下达的所有指令以及第一发送与接收通路和第二发送与接收通路所接收或发送的数据进行记录储存。5.根据权利要求1所述的FPGA接口模块，其特征在于：所述存储模块包括磁盘阵列模块和信息分类模块组成，磁盘阵列模块是由很多块独立的磁盘，组合成一个容量巨大的磁盘组，利用个别磁盘提供数据所产生加成效果提升整个磁盘系统效能。6....
【专利技术属性】
技术研发人员：徐英伟，廖观万，宋炜，王方亮，王建平，周殿涛，吴继平，宋建华，周传，
申请(专利权)人：北京万龙精益科技有限公司，
类型：发明
国别省市：
全部详细技术资料下载 我是这个专利的主人
