时间：2025-02-09 来源：FPGA_UCY 关于我们 0
这是某乎上的一个问题，我觉得还不错，今天就系统性的总结一下
1、
你能在这个网站上找到什么？
您可以找到信息页面，以及使用 FPGA 板构建的 FPGA 项目。
注重点：项目。
FPGA 项目使用一种称为 的语言，您需要学习它才能理解项目。但是通过此处显示的示例以及其他可用的在线资源，这并不太难。
上面就是整个网站上的内容（翻译过的，原英文网站），不能用丰富形容，简直是太丰富，常用的接口，简单的项目（很具有代表性的项目），不说什么了，赶快去试一试吧。
2、
是一个开源的数字电路设计社区，它提供了免费的开源IP（知识产权）核心，让工程师和爱好者们可以使用这些IP核心来构建自己的数字电路设计。的IP核心包括处理器、总线接口、视频、音频和其他数字电路组件，这些核心都是由社区的成员设计和共享的。的使命是提供一种可持续的方式来设计数字电路，使任何人都可以访问免费的IP核心，从而降低数字电路设计的门槛，并促进创新和知识共享。也提供了在线论坛和博客等社区资源，使成员可以交流想法和经验，并获得支持和帮助。
3、 Group
Group 是一个非营利性组织，旨在促进和推广开放源代码硬件设计。该组织由一群来自不同公司、组织和学术界的人士于2019年成立，致力于为开放硬件社区提供基础技术、工具、流程和法律框架等支持。其主要目标是推动开放源代码硬件的采用和发展，并在其中扮演一个公正的中立角色。
Group 的成员来自多个领域，包括芯片设计、EDA工具、IP供应商、系统集成商、学术界和咨询公司等。该组织致力于推动开放源代码硬件的发展，以推广基于RISC-V架构的开放源代码芯片设计和开发为主要目标。 Group 不仅提供开源的硬件设计和软件工具，还提供教育和培训、技术支持和认证等服务，以支持开放源代码硬件社区的成长。
4、
Jan Gray 的 RISC CPU 网站是一个个人网站，展示了他在 RISC（精简指令集计算）CPU 和相关 FPGA 项目方面的工作。
Jan Gray 是一位硬件设计师，已经开发了几个 RISC CPU，包括 XR16、GR000 和 XSOC。这些 CPU 的设计旨在可合成并优化 FPGA 实现。XR16 和 GR000 CPU 是 16 位 RISC 处理器，而 XSOC 则是一个更复杂的 SoC 设计，包括 8 位 RISC CPU 核、内存、I/O 接口和其他外设。
该网站提供了有关每个 CPU 设计的详细信息，包括架构图、指令集描述和性能基准。此外，Jan Gray 维护一个邮件列表，供 FPGA CPU 爱好者讨论与 FPGA-based CPU 和相关项目相关的主题。
总的来说，Jan Gray 的 RISC CPU 网站是一个对于任何想要学习 FPGA-based CPU 设计和实现的人来说都是一个有价值的资源，也是一个寻找可用于自己项目的开源 RISC CPU 核心的硬件设计师的宝贵资料。
5、
6、官网
各大官网会提供针对自家芯片或者板卡的测试例程
官网intel官网官网7、 for
其实大家不了解的地方是，国内很多开发板的例程都来源这个网站，尤其一些“特殊”的外设，像MIPI，HDMI等，有些例程看源码还能看到“残留”。大家可以先按照自己需求寻找相关开发板和外设，点击进去就有例程和原理图参考。
8、ADI-
详细的介绍见：
《》
9、
这个无需多言，代码最全，但是搜索是需要点“真功夫”，像RIFFA\PYNQ\VITIS AI等这些耳熟能详的项目基本都在上开源的。
总结
HDL在这方面开源的并不多，但是我个人认为和在这些里面就属于前二，完善的社区及完整的HDL代码是主要原因。其他的也是很完美的平台，大家斟酌使用。
最后还有一些比较单一的网站，有兴趣可以看看
《》
