简介：

本项目为双通道中频接收机解决方案，集成两通道11位，250MSPS的ADC，使用FPGA对高速信号采集和接收机配置，适用于通信系统、IQ解调系统、多模式数字接收机等应用。

应用场景：

高速AD采集系统、通信系统、IQ解调系统、多模式接收、多路信号接收

1.产品简介

本项目为双通道中频接收机，内含两路高速AD，每通道11位、250MSPS输出数据速率；模拟输入范围1.4Vpp-2.0Vpp可调，差分模拟输入、400MHz的带宽；可通过外部同步时钟多片并联实现多通道；通过串口实现多种功能、配置。

2.应用场景

本项目适用于高速信号采集系统、通信系统、IQ解调系统、多模式数字接收器、多路信号接收、UWB双路IQ信号采集系统等，针对要求高动态范围性能、低功耗和小尺寸的电信应用中支持多通道系统而设计。

3.产品概述

本项目基于AD6643双通道中频(IF)接收机设计，输入阻抗设计为50Ω匹配，通过差分运放将单端信号转换为差分信号给AD差分输入，模拟带宽高达400MHz、采样时钟高达250MSPS。数据采用和芯片模式配置均采用FPGA实现。采用FPGA的LVDS接口实现高速数据接收，FPGA的HP BANK和HR BANK均可达到最高250MHZ的时钟速率。

本项目的驱动时钟采用单端转差分变压器提供差分时钟，可以通过FPGA提供，亦可通过高稳晶振提供稳定的时钟选，或者通过IPX接口提供更高更稳定的时钟源以保证双路接收机AD采样的最佳性能。本产品可以通过SPI接口配置采样时钟的分频、每通道的工作模式、模拟输入范围等。

本项目的模拟电源、数字电源、单端信号转差分信号的电源均采用单独的LDO驱动，减少电源噪声影响。数据接口和供电采用高速连接器实现，高速LVDS差分已做等长走线处理，接口与米联客FPGA板载兼容，可直接对插进行开发。

4.产品参数

中频接收机（AD）芯片：AD6643通道数：双通道采样率：最高250MSPSSNR：74.5dBFS(55MHz频段、250MSPS、使能NSR)，72dBFS(82MHz频段、250MSPS、使能NSR)输入阻抗：50Ω模拟带宽：400MHz模拟电压范围：1.4Vpp-2.0Vpp可调数据接口：LVDS（1.8V）采集、CMOS（1.8V）配置连接接口：高速连接器，与米联客FPGA、ZYNQ的FEP接口兼容。产品尺寸：50mm*43mm制作成本：约150元。结构图

5.使用说明

本产品需使用FPGA进行高速信号采集，单片机和DSP不可使用。该模块的电平标准为1.8V，即LVDS接口和COMS接口均只能在此电平标准下，不然可能导致芯片损毁。FPGA的HP BANK直接配置为LVDS标准即可，对于HR BANK，需配置为LVDS25标准，但是硬件上FPGA IO BANK的供电需设置为1.8V进行使用。本产品的采样时钟可以通过三种方式提供，可以自行选择使用哪一种方式。通过电阻R23和电阻R24进行选择，当选择FPGA驱动时，R24=0Ω，R23不焊接；当选择晶振动时，R23=0Ω，R24不焊接；当选择外部接入时钟时，R23和R24均不焊接。本产品可以通过设置差分运放的电阻来改变基带信号的放大倍数、输入阻抗等，根据需要更改即可。本项目提供FPGA开发代码，包括FPGA LVDS采集和SPI配置，采用Verilog语言编写，以满足纯硬件开发的需求。
注明：本内容来源网络，不用于商业使用，禁止转载，如有侵权，请来信到邮箱：429562386ⓐqq.com 或联系本站客服处理，感谢配合！