Xilinx 7系列FPGA逻辑单元理解

ug768和ug799文档介绍了7系列芯片中包含的基本逻辑单元，对其中常用的单元，进行下分析。

1、IOBUF单元

  （1）真值表

     

   （2）用途

       the  design  element  is a bidirectional  single-ended  I/O  Buffer  used  to  connect  internal  logic  to  an  external bidirectional pin.

 

  （3）属性

       

    （4）模型

                                                   

      （5）心得体会

           IOBUF作为FPGA内部逻辑与外部逻辑的接口，通常被打包成多bit进行使用；与CPLD一样，可以直接使用assign   out =  sel ?  internal : dZ ，编译器综合成此模块。

 2、FDPE单元

  （1）真值表  

  （2）用途

 

  （3）属性

 

  （4）模型

       

。

  （5）心得体会

      FDPE作为带有异步预置位的DFF，一般用作复位电路中，可以作为MMCM中不同时钟域中复位的输出。参看《Xilinx FPGA复位逻辑处理小结》

3、FDCE/FDPE/FDRE/FDSE区别：

FDCE                                     FDPE                                    FDRE                                      FDSE                                      名称含义C：asynchronous clearP: asynchronous presetR: synchronous reset S: synchronous set时钟域异步异步同步同步常见用途always@(posedge clk or posedge rst ) 作为跨时钟域复位处理单元init属性作用set the initial value of Q output after configuration，指的是配置好FPGA逻辑后的Q初值。 符号

 4、BUFG、BUFR、BUFIO、BUFH、BUFMR、IBUFG、GTs

       BUFIO:只能驱动I/O，不能驱动逻辑资源（CLB/RAM等）；只能驱动这个BUFIO存在的BANK里的I/O；

 

   BUFR：作为同一时钟域下，区域时钟缓冲器，驱动I/O和逻辑资源；

 

推荐阅读

例说七层OSI参考模型

TCP/IP模型

ZYNQ7000系列MIO/EMIO/AXI_GPIO接口

基于FPGA的网口通信实例设计总结

ZYNQ架构分析

国产CPU深度研究报告（110页）

点击上方字体即可跳转阅读哟

注明：本内容来源网络，不用于商业使用，禁止转载，如有侵权，请来信到邮箱：429562386ⓐqq.com 或联系本站客服处理，感谢配合！