时间：2024-08-08 来源：网络搜集 关于我们 0
秋招前期准备
基本情况：2022年秋招已经进入了尾声，现在对秋招的经历做出如下总结，希望可以对下一届的学弟学妹们明年找工作有所帮助。
我先介绍一下自己的大致情况吧，本双非硕211，本科是电子信息类专业，参加过一些电子设计类竞赛，大四获得了保研资格然后保研到了现在的学校，硕士期间绩点90+，无竞赛论文，参加的实验室项目主要是基于Xilinx开发板开发的FPGA相关的项目，做一些接口和相关算法的逻辑实现。
学习历程：我是从研一下学期开始逐渐参与到实验室项目中去的，刚开始负责一些matlab程序的编写和仿真工作，然后研二开始自己动手编写一些算法的硬件实现和FPGA板级调试工作。 对于就业择业这一块，说实话我当初确实挺迷茫的，不知道该朝哪个方向学习。转眼间时间就来到了2021年9月份，怀着迷茫纠结的心情学了三个月时间的软件编程，当时可能也有点想找软件开发和嵌入式相关的工作吧，后来觉得自己对软件编程没有什么特别大的兴趣，结合研究生项目是FPGA相关的，所以我去年12月份开始学习数字IC设计和FPGA开发相关的知识。 我觉得对于数字IC设计来说Verilog和数电是基础，所以我先回顾了一下Verilog基础知识，主要是看的夏宇闻老师的《Verilog数字系统设计教程》，然后就看的数电基础，除了看的本科的时候的数电教材，还买了一本《数字逻辑基础与Verilog设计》来看。同时我还学习了静态时序分析的一些知识，在这里我推荐《综合与时序分析的设计约束》这本书和B站邸老师的静态时序分析的课，至于刷题的话我主要是做的牛客网上的题，基本上题型也就是那些吧。到了今年6月份，我就开始了提前批的面试，下面我就说一下我一些公司的笔试和面试情况。牛客刷题：【收藏】FPGA数字IC刷题58个Verilog代码及讲解（状态机、跨时钟、同步/异步FIFO、DMUX、奇数/小数分频）
视频讲解合集：
秋招投递经历
投递了联发科、哲库、乐鑫、大疆、华为、复旦微、小米、中科芯、安路科技、海康威视等60多家公司，进入笔试面试阶段的有20多家公司，最终签约ZK。
1、联发科
6月中旬投递的联发科的数字IC设计岗位的提前批，在6月底参加的联发科的笔试，我记得时间是一个半小时，内容的话有根据代码画波形图，写真值表，计算电路工作频率和建立保持时间，项目介绍，C语言实现排序，智力题还有Verilog编程题，总体感觉难度稍微有点难的。7月份被通知了第一轮面试，主要是问了项目内容，我主要负责的模块实现，我们项目中遇到的困难，怎么进行调试的，之后就问了一下SPI总线和AXI总线的知识，比如AXI总线有哪几个通道，怎么通过握手进行数据的传输，你对综合的理解，你认为FPGA开发和数字IC设计有什么异同。
二面感觉面试官是搞验证的，也是先问了项目，然后就问我你们项目是怎么进行验证的，使用的什么工具，你项目中Verilog都用到了那些语法逻辑，你知道verdi是怎么进行仿真的嘛，可以说一下makefile中Verdi仿真的相关指令嘛，感觉验证方面的知识了解的不多，结果二面就挂掉了。
2、哲库
我是7月份投递的哲库的提前批数字IC设计岗位，没有做笔试直接进行的面试，一共是两轮技术面试加一轮HR面，一面主要是介绍了一下项目，让我介绍一下Verilog语言的基本特性，建立保持时间是怎么计算出来的，芯片的设计流程，AXI总线的相关内容，总体答得感觉不错。二面的话感觉问项目问的比较细，然后手撕了一道序列检测器的题目，过了一段时间之后收到了三面通知，然后就进入了等待阶段。
3、小米
我投递的是小米的硬件提前批数字IC设计岗位，一面就是问了项目中的一些细节，比如跨时钟等问题，面试官人很好面试体验感也很不错。二面面试官就让我讲了一下项目，之后就问了我亚稳态的概念就结束了，全程一共面试了20分钟。之后就一直泡池子了，到现在也没有消息。
FPGA中亚稳态【Tsu建立时间】【Th保持时间】【Tmet决断时间】【recovery恢复时间】【removal移除时间】
4、中科芯
我投递的中科芯的数字IC设计岗位，然后被转到了FPGA岗位，只有一轮技术面试，主要是问了你们项目用的那家公司的FPGA板卡，哪家的AD，有什么芯片，采样率最高是多少，多少位的，你们ARM端主要做的什么工作，PS端和PL端交互除了DMA还有那些方式，AXI总线有哪几种形式，DMA用的是哪一种，你做过接口方面的工作嘛，SPI的clock是多少M锁存器和寄存器的工作原理，有什么区别嘛，竞争和冒险的概念，建立保持时间的概念等等吧。之后就hr面了，但是给开的工资属实有点低。
5、大疆
8月份做完大疆笔试，感觉整体难度还好，都是选择题，但是9月份收到了感谢信，只能说大疆要求还是高吧。
6、格科微
我是8月份面试的格科微，这家公司也是只有一轮技术面，一面主要是问了我一些面经上知识点，还涉及模电知识，可能也是因为这家公司主要是做CMOS的吧，然后就问了项目的细节。知识点主要是问了简单介绍一下AXI总线协议，AXI4、AXI—stream总线有什么不同嘛，具体体现在那些信号上，SPI总线用的什么协议，如何区分Command和data，如何下指令，SPI总线最后约束的速度，CMOS和PMOS的区别，介绍一下PN结是什么。一面之后就挂掉了。
笔试 | 面试 | AXI4总线相关知识与实例汇总（AXI4、AMBA、AXI4-Lite、AXIS）
7、诺瓦科技
诺瓦科技我是投递的FPGA岗位，一面就问了一些FPGA的基础知识点，比如FPGA开发的流程，一般会用到什么资源，然后就让描述了一下项目。二面开始先让讲的项目，然后感觉问项目细节问的比较深，尤其是自己做的一些模块，从怎么实现的一直问到调试验证，最后就随便聊了一些内容，之后就在排序了，9月份给发了意向。
Xilinx 7 系列 FPGA 底层资源-- 内部结构之CLB（LUT查找表、Flip-Flop、进位链、MUX）
8、平头哥
感觉平头哥确实是看学历的，我投递了平头哥的芯片设计岗位，投完之后过了一段时间直接收到了感谢信。
9、算能科技
算能科技是和比特大陆一起招人的，我当时投的比特大路，然后被转到了算能科技，一共也是两轮技术面，一面主要是问了综合和时序分析的一些内容，二面的话问了综合的输入，建立保持时间概念，怎么解决建立保持时间违例，还问了一下低功耗的问题。二面完过了几天hr给发了意向，但是过了一个月也没有开offer。
10、上海兆芯
上海兆芯一面主要是问了AXI总线相关知识，还有Mealy和Moore型状态机，最后让手撕了一个四分频的分频器，整体感觉还可以，但是一面之后就没有通知了。
11、海康威视
海康威视我是9月份投的，可能是因为投递的比较晚，给发了一个笔试，做完之后就没有通知了，一直泡池子感觉最后泡没了。
12、芯动科技
我在8月底做完的芯动科技的笔试，整体难度感觉还可以，9月份进行的一面和二面。一面首先也是先让介绍自己的项目，自己在项目中做了那些工作，然后结合项目问了一下跨时钟的问题，还有数字IC的设计流程。二面让描述了一下项目的框架，问了AXI总线相关的知识，让手撕了一个简单的计数器，过了一周之后问HR说是二面通过了，还没有后续。
数字IC前端设计流程及工具【RTL设计+功能仿真】【综合】【DFT】【形式验证】【STA静态时序分析】
笔试 | 数字IC设计流程及工具（综合/DFT/形式验证/STA/时钟树综合CTS/Tapout）
13、复旦微
复旦微我是等我同学二面都面完了之后再投的，然后笔试做的也很晚，做完之后就没有消息了。复旦微笔试是两个小时，都是简答和编程，自我感觉题量和难度还是有点大的。
14、华为
华为笔试一般安排在每周的周三，可以选择顺延，硬件笔试的话30道单选题，10道多选题，时间要求在一个小时，总体来说感觉不难。我一面和二面是在一起的，一面结束接着就收到二面通知了，一面基本上就是先介绍项目，然后问一些细节，之后让复盘了一道笔试题，所以笔试题还是要好好看一下的，之后还问了我米利和摩尔状态机的区别，建立保持时间概念，还有的有点忘了，最后手撕了一个序列检测器。二面刚开始也是问项目，之后也问了这个米利和摩尔状态机的区别，问了一些静态时序分析方面的知识，还有就是FPGA设计的流程，然后撕了一道秒表的题目。过了一天就通知主管面，主要就是聊聊天，比如你对华为的了解，看看你的学习能力和抗压能力，从各方面考察你吧。面完之后就进池子了，可惜华为今年开的确实有点晚。
FPGA/数字IC笔试题——序列检测（FSM状态机）【状态机序列检测】
15、安路科技
我是投递的FPGA岗位，一面问了FPGA设计开发流程，你们项目中用到的那个公司的芯片，上板用过那些调试工具，verdi相对于modelsim相比你感觉有啥优点嘛，阻塞和非阻塞你是怎么看的，你对FPGA内部的架构有什么了解嘛，项目中用过DDR嘛等一些内容。二面的话问了查找表的原理，FPGA内部资源，一些时序分析的问题，还问到了计算机组成原理的知识。10月中旬之后才给发的offer，开的感觉也不是特别高。
总结
整体来看感觉今年秋招难度还是挺大的，很多公司感觉都有所缩招了，我好多公司简历就都挂了，今年可能很多公司会看你的项目匹配度，当然有的公司可能也会看你的学历。我的建议是尽早开始学习相关的IC知识，比如Verilog和数电基础，一定要多看多学，然后要学一下静态时序分析，综合之类的内容，最好可以学一下TCL的基础知识，因为我在秋招的过程中也被问到过。同时希望大家可以多关注一些好的公众号，比如说FPGA探索者，小鱼学IC，IC媛等，平时多看看知乎一些相关知识。在面试之前一定要多看看面经，多刷一刷Verilog题目，并且把自己相关的项目要整理好，最后形成文字性的说明。我希望明年大家可以今早试一下提前批，因为我感觉今年来说的话有的公司提前批招满了可能就不开正式批了，而且刚开始可能要求也没有那么高，有时候自己也要有信心，要让面试官看到你的学习态度和潜力。最后祝愿学习学妹们明年都可以找到自己如愿的工作！
24届：秋招备战群（FPGA、通信基带、数字IC、模拟IC、嵌入式相关求职方向）
投稿
【FPGA探索者】公众号长期致力于FPGA、数字IC等方面的秋招信息、笔试面试、秋招总结、工作体验分享，欢迎新一届的朋友投稿，一方面能够给下一届的学生一些经验，让他们能够少走一些弯路、增加一些信心；另一方面【FPGA探索者】鼓励分享，也会为分享者提供 100 元的小心意作为稿费，如果文章点赞量较高的再增加 50 元，欢迎一起来做点有意义的事情。有想投稿秋招总结、面经分享的，可以通过以下方式联系：1. 微信，加的时候备注：投稿；往期推荐
2023届秋招总结——数字IC设计/CPU设计秋招历程
校招 | 中国铁塔2023年秋招来了！（IT类，5G无线技术，智能终端，嵌入式开发）
校招 | 中国航天科工三院三十五所23年校园招聘（京户）
2023届秋招总结——FPGA秋招选手，最终上岸IC的自述与分享
校招 | 【事业编】中国电科50所校招（数字电路设计，FPGA开发，算法，通信系统设计，5G网络协议，射频）
【线下宣讲】紫光同创23届校园宣讲（成都站 11月2日-11月3日）
题解 | Verilog刷题解析【10】function和task的使用、相关笔试题
题解 | Verilog刷题解析及对应笔试面试注意点【6-9】（涉及==和===、for展开问题等）
笔试 | 【旧文重发】异步复位同步释放、异步复位和同步复位区别【FPGA探索者】
笔试 | 同步FIFO设计详解及代码分享（这一篇就足够~）
笔试 | 浅谈latch锁存器的timing check（Latch用于Timing Borrow时钟借用修复时序）
笔试面试 |【投稿】海思手撕代码之_RR_arbiter
笔试面试 | 亚稳态两级同步器方案详解（建立时间Tsu，保持时间Th，打两拍，上升沿检测，流水线设计）
笔试 | 面试 | AXI4总线相关知识与实例汇总（AXI4、AMBA、AXI4-Lite、AXIS）
FPGA/数字IC实用笔试面试刷题汇总
