当前位置:首页 > 新闻资讯 > FPGA之家动态 >

国电南瑞申请同步FIFO设计系统及方法专利,可大大提高总线数据读取效率王宝强这一次,终于兑现了6年前许下的诺言

时间:2024-08-07      来源:网络搜集 关于我们 0

金融界2024年3月16日消息,据国家知识产权局公告,国电南瑞科技股份有限公司申请一项名为“一种可变位宽输入固定位宽输出的同步FIFO设计系统及方法“,公开号CN117707469A,申请日期为2023年12月。

专利摘要显示,本发明公开了一种可变位宽输入固定位宽输出的同步FIFO设计系统及方法,所述系统依据FPGA设计,FIFO的存储结构以4个8bit双端口RAM为基础,增加端口fifo_wr_sel;fifo_wr_sel用于对输入数据设置有效位宽;本发明基于FPGA实现,使用灵活,资源利用率高,并且可以实现多位宽数据到单字节的输出控制,它可以实现SOC软件设计中不同的位宽总线至SPI接口或串口的通信转换,可根据需要进行连续或者间隔读取操作,并具有空满指示功能,使用这种FIFO缓存方法,可以大大提高总线数据读取效率,减少总线高位宽数据的读取难度和工作量。

本文源自金融界


注明:本内容来源网络,不用于商业使用,禁止转载,如有侵权,请来信到邮箱:429562386ⓐqq.com 或联系本站客服处理,感谢配合!

用户登陆

    未注册用户登录后会自动为您创建账号

提交留言