平时积累的FPGA知识点（11）

平时在FPGA群聊等积累的FPGA知识点，第11期：

51 可以把dcp文件封装到自己ip里吗？

解释：不可以

52 fifo的异步复位要做异步复位同步释放吗？

解释：要跟写时钟同步，所以需要在ip外部做一下同步释放

53 vivado报错

Phase 6.1 Hold Fix Iter

Phase 6.1.1 Update Timing

Abnormal program termination (EXCEPTION_INT_DIVIDE_BY_ZERO)

解释：原因是内存不够

可能是复旦微的编译脚本的问题，关机重启也不行

54 修改复杂子系统的ip核源文件，IS_MANAGED属性改不了，怎么办？

解释：锁住IP，用第三方编辑器改源码。

55 编工程的时候生成QOR报告，生成的.rqs文件重新导入工程编译，是不是有一定的时序优化效果？

解释：Vivado2020.1之后的效果明显，之前的不明显。

56 如何遍历FPGA内所有逻辑单元来检测器件是否有硬件损坏？

解释：最好预知哪类资源损坏，是LUT还是BRAM还是DSP，然后按列遍历资源，如果是BRAM就写入已知数据再付出对比。LUT比较多，同列级联，按列检测。

57 如何导入.ila后缀的文件到vivado

解释：

open_hw_manager

read_hw_ila_data path/name.ila （自己指定ila所在路径）

display_hw_ila_data

58 用aurora 64b66b IP时，使用了NFC completion模式，但对端的IP接收到关闭通道的NFC message，ready没有和last一起拉低，completion模式不应该保证当前包完整发完吗？表现起来像immediate但明明设的是completion模式

解释：可以参考的资料《pg074-aurora-64b66b》 《

ug476_7Series_GTX_GTH_Transceivers》

但没有找到具体讲模式的部分。

发送时序主要信息如下：

1）只有在tvalid与tready同时有效时，发送的数据才有效；

2）Tkeep信号在tlast信号时才有效;

3）在一组数据发送过程中可以设置暂停位。

————————————————

接收时序主要信息如下：

1）只有在tvalid有效时，接收的的数据才有效；

2）Tkeep信号在tlast信号时才有效;

3）在一组数据接收过程中可能有暂停位。

59 vivado –stack 2000

-stack是什么意思

解释：vivado –stack 100000 –jvm Xmx32768 –source 某某xpr

stack指的是tmp缓存空间，jvm指的是使用运行内存

60 有无ila影响逻辑的情况，时序报告都是正常的

解释：有遇到过把ila注释掉功能就异常，加上功能就正常

注明：本内容来源网络，不用于商业使用，禁止转载，如有侵权，请来信到邮箱：429562386ⓐqq.com 或联系本站客服处理，感谢配合！