点击上方
蓝字
关注我们
在xilinx下每种操作其实都对应着一种工具,逻辑综合,网表与constraint fie的合并,布局布线等等。下面就对各个工具做一个总结。
![](https://mmbiz.qpic.cn/mmbiz_png/b96CibCt70iabwjyojLhA03PtxUnkNPREngiau8ibscumuClu00ricqINzGVALojHiaictgEibbKhJRiafWpNCbJFg1f6VA/640?wx_fmt=png&tp=webp&wxfrom=5&wx_lazy=1&wx_co=1)
1、XST
XST(Xilinx Synthesis Technology)是xilinx退出的逻辑语言综合工具,它所做的就是把HDL语言表述的逻辑综合成特定的网表文件(netlist file),即NGC文件。NGC包含着电路的逻辑设计。![](https://mmbiz.qpic.cn/mmbiz_png/b96CibCt70iabwjyojLhA03PtxUnkNPREngiau8ibscumuClu00ricqINzGVALojHiaictgEibbKhJRiafWpNCbJFg1f6VA/640?wx_fmt=png&tp=webp&wxfrom=5&wx_lazy=1&wx_co=1)
2、ngdbuild
ngdbuild ,在xilinx的ise集成开发环境下有一步叫Translate其实就是对应着ngdbuild操作,ngdbuild读取xst产生的NGC网表文件,结合ucf(user constraint file),生成一个NGD文件(Native Generic Database),这个文件对设计的逻辑描述,包含各种逻辑单元,比如,与门,非门,LUT,flip-flop以及RAM。在ngdbuild操作完成之后,会产生一个.bld的报告,用来记录ngdbuild操作的各种信息。![](https://mmbiz.qpic.cn/mmbiz_png/b96CibCt70iabwjyojLhA03PtxUnkNPREngiau8ibscumuClu00ricqINzGVALojHiaictgEibbKhJRiafWpNCbJFg1f6VA/640?wx_fmt=png&tp=webp&wxfrom=5&wx_lazy=1&wx_co=1)
3、map
map,在xilinx的ise集成开发环境下同样也有一部叫map就对应着map操作,map读取ngdbuild产生的NGD网表文件,然后把NGD网表文件中包含的逻辑原件(与非门以及RAM等)映射成FPGA中的元件,map的输出一个是.ncd文件,一个是.pcf文件。在map操作完成之后,会产生一个.mrp的报告,用来记录map过程中的各种信息。![](https://mmbiz.qpic.cn/mmbiz_png/b96CibCt70iabwjyojLhA03PtxUnkNPREngiau8ibscumuClu00ricqINzGVALojHiaictgEibbKhJRiafWpNCbJFg1f6VA/640?wx_fmt=png&tp=webp&wxfrom=5&wx_lazy=1&wx_co=1)
4、par
par,par所做的操作就是布局布线,par的输入是map操作的输出文件.ncd文件和.pcf文件,par的输出也是一个.ncd文件,这两个.ncd文件,名称是不同的,在map操作完成之后,也会产生一个.par的报告,用来记录par过程中的各种信息,同时par还会产生PAD、CSV、TXT file用来记录管脚的分配信息。![](https://mmbiz.qpic.cn/mmbiz_png/b96CibCt70iabwjyojLhA03PtxUnkNPREngiau8ibscumuClu00ricqINzGVALojHiaictgEibbKhJRiafWpNCbJFg1f6VA/640?wx_fmt=png&tp=webp&wxfrom=5&wx_lazy=1&wx_co=1)
5、bitgen
bitgen,bitgen就是产生配置流的操作,bitgen的输入就是par操作的输出文件.ncd文件,bit的输出如果没有指明,默认就是routed.bit文件,同样在bitgen操作完成之后,会产生一个.bgn文件用来记录bitgen过程中的各种信息。![](https://mmbiz.qpic.cn/mmbiz_png/b96CibCt70iabxGraSfbk6yTjATjwMNXW8ibsPbATicsud3NfaS24FNreYJxJ77DPw6ibbMopSJcW3ys8Ga6HrSkAIA/640?wx_fmt=png&tp=webp&wxfrom=5&wx_lazy=1&wx_co=1)
![](https://mmbiz.qpic.cn/mmbiz_png/ErLN0Q8r39AGzQDgMaPuG8wtmxDFeUrnYT6GfqibY7TEIArS25gj8L5GODhqEmhxiaibTPB9opsSENNQGqUdfqARw/640?wx_fmt=png&tp=webp&wxfrom=5&wx_lazy=1&wx_co=1)
扫描二维码获取
更多精彩
FPGA设计论坛
![](https://mmbiz.qpic.cn/sz_mmbiz_png/lxtO2ictjibOdbBM4Emrs6b5aIN5kHJTc0tbhgOrxlkictf16qHFv9Wic37PV7wJ9XtyJKPwjjmibPBgf6rnYU1OYxQ/640?wx_fmt=png&tp=webp&wxfrom=5&wx_lazy=1&wx_co=1)
简谈基于FPGA的千兆以太网
至芯FPGA初级课程之 FIFO
至芯入门实验|基于 FPGA 的屏幕自检程序设计
零基础学FPGA - 从静态时序分析到SDRAM时序收敛(上篇)
零基础学FPGA-初入江湖之i2c通信
欢迎关注至芯科技
至芯官网:www.zxopen.com
至芯科技技术论坛:www.fpgaw.com
至芯科技淘宝网址:
https://zxopen.taobao.com
至芯科技FPGA初级课程(B站) :
https://space.bilibili.com/521850676
至芯科技FPGA在线课程(腾讯课堂) :
https://zxopenbj.ke.qq.com/
至芯科技-FPGA 交流群(QQ):282124839
点击观看FPGA初级课程
点个
在看
你最好看
注明:本内容来源网络,不用于商业使用,禁止转载,如有侵权,请来信到邮箱:429562386ⓐqq.com 或联系本站客服处理,感谢配合!