又双叒叕 一本FPGA新书上市

书名 : Vivado 入门与FPGA设计实例

作者 : 廉玉欣 侯博雅 等编著

出版社 : 电子工业出版社

新书介绍

随着全开放、自主学习式实验教学模式的改革以及FPGA“口袋实验室”在国内高校的日益普及，传统的数字逻辑实验课程面临巨大挑战。例如，传统实验教学中常用的74系列或4000系列中规模集成电路芯片开始采购不易，数字电路综合实验需要使用大量的中规模集成电路芯片，硬件电路连线繁多，不易于安装与调试。通过FPGA“口袋实验室”可以很容易地解决上述问题。每个学生都可以利用FPGA板卡，随时随地验证理论课程的教学内容，并将自己的设计或创意在板卡上运行，有利于培养学生的自主学习能力、实践能力和创新能力。

FPGA初学者提升最快的途径之一就是使用大量的案例来参考练习，《FPGA数字逻辑设计教程》 这本书相信很多Xilinx开发者与高校FPGA教师都不陌生，也对我们在Xilinx大学计划的推广工作中起到很大的作用，该书共提供了76个案例，包含基础的组合逻辑、时序逻辑、综合设计实验等内容，且每个案例都有详细的原理及设计思路讲解，非常适合初学者的提升训练。

而且当前FPGA技术及工艺发展日新月异，配套的开发工具算法也在不断更新迭代，淘旧换新。 以Xilinx最新的FPGA开发套件Vivado为例，自从随着7系列28nm器件发布以来，每年保持4个版本更新，每次更新都会有新的技术、新的器件加入进来，而且近几年间还有两次大的更新，从界面风格到细微的操作习惯都有很大的变化，所以早期的一些教材已经不适用于当前行业应用里面的新器件、新技术。

今天跟大家推荐的新书”Vivado 入门与FPGA设计实例”，由哈尔滨工业大学国家级电工电子实验教学示范中心团队所着，延续《FPGA数字逻辑设计教程》的Vivado升级版，本书以Xilinx最新大版本更新后的Vivado2017.2设计套件为软件平台，硬件实验结合Xilinx大学计划最新口袋EGO1 Xilinx Artix-7口袋实验板为硬件平台，将硬件描述语言Verilog HDL与FPGA设计实例相互结合，系统介绍了利用Vivado和Verilog HDL进行数字电路设计和FPGA开发的方法和流程。书中的83个Verilog例程都可以用EGO1 Artix-7实验板卡轻松实现，内容的安排由浅入深、循序渐进、系统全面，不仅有利于读者对理论知识的消化吸收，而且对实践操作具有直接指导意义。

作者简介

廉玉欣，1980年生人，哈尔滨工业大学电子学实验室主任。主持教育部、黑龙江省、学校教学研究、建设课题8项，参加教学研究与建设项目17项，先后获得国家级教学成果一等奖1项，黑龙江省教学成果一等奖3项。具体负责国家级精品课程、国家级精品资源共享课程“电工电子实验系列课程”的建设工作。主编教材5本，参编教材5本。研究方向为先进工频多脉波整流技术，发表研究论文10余篇。

哈尔滨工业大学 - 国家级电工电子实验教学示范中心:是依元素科技与Xilinx大学计划推广FPGA 口袋实验平台的早期大规模试行合作单位之一，廉玉欣主任也是国内早期提供学生自学口袋实验优质教学视频的一线教师之一。

成立于2013年的哈尔滨工业大学 - Xilinx电子技术联合创新实验室，大规模的使用Xilinx FPGA口袋实验平台与哈工大国家名师吴建强教授的全开放、自主学习的理念相结合。

目录

第1章 硬件开发平台介绍

    1.1 Xilinx FPGA器件

        1.1.1 Xilinx公司简介

        1.1.2 Xilinx的FPGA器件系列

      1.2 EGO1实验板卡

        1.2.1 EGO1实验板卡概述

        1.2.2 板卡使用注意事项

        1.2.3 EGO1实验板卡用户手册

      1.3 EGO1实验板卡测试流程

      1.4 EGO1实验板卡的引脚约束

第2章 Vivado软件平台介绍

    2.1 Vivado设计套件

        2.1.1 Vivado软件安装流程

        2.1.2 IP封装器、集成器和目录

        2.1.3 标准化XDC约束文件

        2.1.4 工程命令语言

        2.1.5 Vivado设计套件的启动方法

        2.1.6 Vivado设计套件的界面

    2.2 FPGA设计流程

        2.2.1 Vivado套件的设计流程

        2.2.2 设计综合流程

        2.2.3 设计实现流程

    2.3硬件描述语言

      2.3.1 VHDL简介

      2.3.2 Verilog HDL简介

第3章 FPGA设计实例

3.1 74系列IP封装设计实例

  3.1.1 IP核分类

  3.1.2 IP封装实验流程

3.2基于原理图的设计实例

  3.2.1 全加器实验原理

  3.2.2 全加器实验流程

3.3 基于Verilog HDL的设计实例

  3.3.1 设计要求

  3.3.2 实验操作步骤

第4章 组合逻辑电路设计实例

4.1逻辑门电路

  4.1.1 基本及常用的逻辑门

  4.1.2与非门电路的简单应用

4.2多路选择器

  4.2.1 2选1多路选择器

  4.2.2 4选1多路选择器

  4.2.3 4位2选1多路选择器

  4.2.4 74LS253的IP核设计及应用

  4.2.5 74LS151的IP核设计

4.3数值比较器

  4.3.1 4位二进制数值比较器

  4.3.2 74LS85的IP核设计及应用

  4.3.3 利用数据选择器74LS151设计2位比较器

4.4译码器

  4.4.1 3线-8线译码器

  4.4.2 74LS138的IP核设计及应用

  4.4.3 显示译码器

4.5编码器

  4.5.1 二进制普通编码器

  4.5.2 二进制优先编码器

  4.5.3 74LS148中规模集成8线-3线优先编码器的IP核设计

4.6编码转换器

  4.6.1 二进制-BCD码转换器

  4.6.2 格雷码转换器

4.7加法器

  4.7.1 半加器

  4.7.2 全加器

  4.7.3 4位全加器

4.8减法器

  4.8.1 半减器

  4.8.2 全减器

4.9乘法器

4.10除法器

第5章 时序逻辑电路设计实例

5.1锁存器和触发器

  5.1.1锁存器

  5.1.2触发器

  5.1.3 74LS74的IP核设计及应用

5.2寄存器

  5.2.1基本寄存器

  5.2.2移位寄存器

  5.2.3 74LS194的IP核设计及应用

5.3计数器

  5.3.1二进制计数器

  5.3.2 N进制计数器

  5.3.3任意波形的实现

  5.3.4 74LS161的IP核设计及应用

5.4脉冲宽度调制

5.5时序逻辑电路综合设计

第6章 数字逻辑设计和接口实验

6.1有限状态机

  6.1.1 Moore状态机和Mealy状态机

  6.1.2 有限状态机设计例程

6.2 最大公约数

  6.2.1 GCD算法

  6.2.2 改进的GCD算法

6.3 整数平方根

  6.3.1 整数平方根算法

  6.3.2 改进的整数平方根算法

6.4 存储器

  6.4.1 只读存储器(ROM )

  6.4.2 分布式的存储器

6.5 VGA控制器

  6.5.1 VGA的时序

  6.5.2 VGA控制器实例

6.6 键盘和鼠标接口

  6.6.1 键盘

  6.6.2 鼠标

第7章 数字逻辑综合实验

7.1 数字钟

7.2 数字频率计

7.3 7段数码管滚动显示号码

7.4 电梯控制器

依元素科技Xilinx FPGA课程体系、FPGA口袋实验平台，现诚佂全国地区经销合作伙伴，欢迎联系我们!

我们欢迎关心新工科建设、双一流建设的老师加入Xilinx大学计划，我们有一系列的培养方案改革案例、最新课改成果、可以供您参考，关于成立Xilinx/Arm联合实验室建设、课程改革、Vivado软件捐赠、校企共建课程、FPGA师资培训、学生竞赛、学生讲座等联系我们。合作意向联系方式：edu@e-elements.com

更多关于FPGA校企合作信息，请关注依元素科技公众号

注明：本内容来源网络，不用于商业使用，禁止转载，如有侵权，请来信到邮箱：429562386ⓐqq.com 或联系本站客服处理，感谢配合！