零基础学习Verilog-FPGA学习分频器设计

（FPGA学习入门级实验-分频器设计）

零基础学习FPGA：倍频电路之战

经过前面的学习，相信大家已经掌握了软件的基本操作和设计的基本流程，接下来我们尝试利用FPGA的内部的电路延迟，来搭建一个倍频电路。

倍频电路架构图：

时序图：

接着我们尝试使用Verilog HDL语音，把上述的倍频电路结构描述出来：

代码如下：

代码写完之后，我们再新建一个Verilog HDL File，用作test bench（测试程序）；

测试代码如下：

全编译没问题通过之后，就可以进行仿真了：

由仿真图可得，out_clk的频率刚好是clk的两倍，占空比却不是50%，但已经达到了倍频的目的，所以本次试验是成功的。

注明：本内容来源网络，不用于商业使用，禁止转载，如有侵权，请来信到邮箱：429562386ⓐqq.com 或联系本站客服处理，感谢配合！