国产FPGA_紫光同创PGL12G_程序下载与固化

实验背景

在《国产FPGA_紫光同创PGL12G_EDA工具体验》分享里介绍了Pango Design Suite 2019.1-patch2的工程创建，联合Modelsim仿真等步骤，下面介绍约束创建，程序下载和程序固化等步骤。

实验内容

通过点亮led灯来体验EDA工具的约束创建，程序下载和程序固化等内容。

实验步骤

创建约束文件

双击后EDA工具会打开约束管理器

在时序约束标签下，可以看到约束编辑器已经将各种约束进行了分类，很清晰。下面创建具体的约束

双击对应的位置，弹出如下配置页面

查找源时钟信号

点击OK

点击保存或者Ctrl + S，

Tcl Console打印出如下消息，说明约束被写入对应的约束文件

查看led_ex.fdc文件如下：

设置时序例外如下：

复位按键key信号

led信号

下面进行引脚约束

保存

生成比特流文件

连接好器件和Jtag下载线，下载比特流文件

至此，通过Jtag下载程序完成。

现在介绍程序固化步骤，首先生成FLASH固化文件

重新上电，程序开始运行，说明固化成功了。至此，Pango Design Suite 2019.1-patch2的约束创建，程序下载和程序固化步骤介绍完毕。后面的分享中将介绍常用IP核的使用与仿真。

注明：本内容来源网络，不用于商业使用，禁止转载，如有侵权，请来信到邮箱：429562386ⓐqq.com 或联系本站客服处理，感谢配合！