FPGA时序约束教程的讲义虽然在公众号和猫叔的个人主页 www.technomania.cn中都有，但都是网页版的，很多网友都给我发私信想要一份pdf版本的讲义。
我们已经把讲义上传到了百度云，下面就是讲义的链接和提取码，也可以在公众号中回复“时序约束”，我们也会把链接发送到微信中。
链接：https://pan.baidu.com/s/1t9B2Or_NR90dvdCtAYieRA
提取码：e4d6
要进FPGA技术交流群的朋友可以加微信 xhclsys2
往期文章：
FPGA复位的正确打开方式
如何使用Git进行Vivado工程的管理
大家一致避免使用的锁存器为什么依然存在于FPGA中？我们对锁存器有什么误解？
影响FPGA时序的进位链（Carry Chain）， 你用对了么？？
Virtex7 Microblaze下DDR3测试
Matlab高效编程技巧
生成Verilog HDL例化模板
DCM/DLL/PLL/MMCM区别
FPGA时序约束教程:
FPGA时序约束理论篇之建立保持时间
FPGA时序约束理论篇之时序路径与时序模型
3. FPGA时序约束理论篇之IO约束
4. FPGA时序约束理论篇之时钟周期约束
5. FPGA时序约束理论篇之两种时序例外
6. FPGA时序约束理论篇之xdc约束优先级
7. FPGA时序约束实战篇之梳理时钟树
8. FPGA时序约束实战篇之主时钟约束
9. FPGA时序约束实战篇之衍生时钟约束
10. FPGA时序约束实战篇之延迟约束（待发）
11. FPGA时序约束实战篇之伪路径约束
12. FPGA时序约束实战篇之多周期路径约束
13. Vivado时序约束辅助工具（待发）
14. FPGA时序约束之Tcl命令的对象及属性
注明：本内容来源网络，不用于商业使用，禁止转载，如有侵权，请来信到邮箱：429562386ⓐqq.com 或联系本站客服处理，感谢配合！
