零代码FPGA图形化编程十日谈

时间：2024-07-26 来源：网络搜集关于我们 0

长久以来，《数字逻辑》、《计算机组成原理》、《计算机体系结构》都是计算机和专业的基础课，也是未来的程序员们感到最陌生和最难学的课程之一。难的不是教学内容，而是实验和课程设计难做。照理来说，学数字逻辑和计算机组成，就要真正搭个电路和CPU芯片出来才是。但是传统的74系列逻辑器件很难承担复杂的电路设计（本课程的讲师曾经在proteus平台上把74逻辑器件发挥到极致，仿真实现流水线CPU系统）。所以，在目前集成电路设计大行其道的形势下，上述课程的实验和课设纷纷转向FPGA设计。但是FPGA设计要熟悉VerilogHDL编程，虽然Verilog语言基于C语言，但是跟C语言有非常大的区别，程序员要熟练掌握Verilog设计需要耗费相当多的精力和时间。赖老师在这个课程里借鉴国际上scratch、blockly等图形化编程语言形式，以及伯克利大学Logisim项目的经验，在参与Github开源项目Digiblock的基础上，反过来用图形化结构“包装”特定功能的Verilog代码，通过“搭积木”的形式零代码构建数字电路。实现硬件电路结构图就是最终设计结果，软件自动转化成Verilog代码，一步到位下载FPGA运行。这个方法的目的是节省程序员学习掌握Verilog语言的时间精力，将注意力回归逻辑电路结构的本质。具体来讲，在这个10天的基础课程中，赖老师将带领大家用Digiblock经历《数字逻辑》、《计算机组成原理》课程的所有基础内容和实验，包括门电路，组合逻辑，时序逻辑，存储器和运算器（更高阶的CPU设计将在后续的进阶10天课程中讲授）。凡是在大学课本里提到的内容和实验，都将在课程中见到如何用图形化编程方法轻松简单的仿真和实现。而普通工程师和程序员也可以快速了解和掌握基础数字电路的设计，为CPU及AI芯片设计打下基础。如果图形化编程可以实现跟Verilog编程一样的效果，那工程师和程序员们节省下来的时间和精力可以用在其他领域。

我们来看课程大纲：

1、Digiblock简介及逻辑门电路基础学习FPGA图形化编程，需要从熟悉图形化编程软件Digiblock的设计环境开始，认知基本的门电路模型，为后续更复杂的数字电路搭建打好基础。此部分内容包括：熟悉和掌握Digiblock的界面、菜单及基本电路的搭建和仿真方法；掌握Digiblock中的基本门电路元件及其场管（FET）电路模型；理解奇偶校验码，海明校验码等门电路的应用示例；理解“线与”、“菊花链”等电路的应用示例。

2、组合逻辑电路

组合逻辑电路是最基础的数字电路形式，熟悉常用的组合逻辑电路，充分掌握组合逻辑电路的分析方法和需要注意问题，可以为高效设计复杂逻辑电路打好基础。此部分内容包括：熟悉Digiblock中若干常用的组合逻辑电路及其门电路模型；掌握基于真值表和逻辑表达式的组合逻辑电路分析方法及其应用（数码管驱动）；了解组合逻辑电路中的振荡、竞争和冒险现象。3、触发器和寄存器触发器和寄存器是时序逻辑电路的基础，也是异步信号检测和同步的有效手段。此部分内容包括：熟悉Digiblock中常见的触发器及其门电路模型；掌握异步信号的检测和同步方法，以及复位电路的注意事项；熟悉基于触发器的寄存器模型以及常用寄存器的使用方法。4、计数器计数器是时序逻辑电路的重要组成部分，此部分内容包括：熟悉基于触发器和组合逻辑的计数器电路模型；秒表、电子钟以及按键消抖电路的计数器应用示例；基于计数器电路的任意分频器（整数/分数分频）应用示例。5、状态机万事皆可状态机！任何事件的运行过程都可以描述为一个状态机或若干个嵌套的状态机集合，掌握状态机模型的分析和设计是复杂时序逻辑电路设计的基础。此部分内容包括：熟悉基于环形计数器/扭环计数器的状态机电路模型；掌握Digiblock中Moore和Mealy状态机的设计方法；掌握综合运用若干状态机模型构建的“交通灯系统”等实验。6、ROM和RAM存储器存储器是数字系统和CPU的重要组成。此部分内容包括：熟悉基于基于场管（FET）的ROM、EPROM和RAM电路模型；熟悉Digiblock中常用的ROM和RAM存储器；掌握存储器地址扩展及地址映射电路搭建的方法；掌握基于存储器的ASCII码、汉字编码实验以及音乐播放器实验；理解提升存储器读写速度的多体交叉存储原理。7、Cache、堆栈和FIFO电路

Cache（高速缓存）、堆栈（先进后出）和FIFO（先进先出）电路是应用非常广泛的专用存储器结构。此部分内容包括：

理解Cache（高速缓存）原理及三种Cache电路的结构；

掌握基于寄存器组的堆栈电路设计；

掌握基于存储器的同步和异步FIFO电路的设计及其注意事项。

8、加减法和比较运算器加减法运算和比较运算是最基础的算术运算形式，补码则是有符号数算术运算的灵魂。此部分内容包括：理解基于门电路的加法器、减法器和比较器电路模型；；掌握加法器、比较器的串行/并行级联（扩展运算位数）；理解串行和并行加法器的进位链异同；理解补码原理和有符号数的加法器和比较器运算电路结构。9、乘除法运算器乘法和除法运算是数字电路中较难实现的复杂算术运算。此部分内容包括：理解基于加法器和门电路阵列的无符号数乘法器电路模型；理解基于加法器和绝对值电路的有符号数乘法器电路模型；掌握无符号数和有符号数（Booth算法）的串行乘法器设计；掌握串行触发器和并行门电路阵列的除法器设计；理解存储器的常数除法器原理和量化噪声概念。10、浮点运算器浮点运算是算术运算之巅，在《计算机组成原理》、《信号处理》等课堂上经常提到其原理，但是在FPGA设计中甚少论及。此部分内容包括：理解浮点数的概念和IEEE754标准；掌握浮点加法器的设计；理解浮点乘法器和除法器的设计。下面连续两周，周一到周五早上10点，准时开课。

如果你是：

苦于《数字逻辑》、《计算机组成原理》等硬件课程实验及课程设计的学生和老师；

希望快速了解数字电路基础知识的技术小白；

想从事集成电路设计，但是不想花时间学习VerilogHDL语言的工程师们；

希望快速切入FPGA设计的程序员们。

就不要错过赖老师这门独一无二的课程，到文末扫码一起学习吧。

主讲老师：

赖晓铮，华南理工大学计算机科学与工程学院副教授，博士。擅长《数字逻辑》、《计算机组成原理/体系结构》、《EDA设计》等课程教学，熟练掌握multisim、proteus、logisim仿真软件的使用；资深硬件工程师，技术专家，熟悉硬件电路和嵌入式系统设计。开源硬件运动和创客运动的积极参与者，曾出版《基于Proteus的计算机系统实验教程》一书，用74系列逻辑器件搭建流水线架构CPU控制x86微机外设。秉持“天下没有难做的芯片设计”理念，目前在Github开源平台上主持FPGA图形化编程的Digiblock项目和基于Python进行FPGA/ASIC设计验证的Pychip项目。