前言：应朋友之约，从今天开始一个新的专栏Verilog习题集，将整理牛客网经典Verilog习题讲解，牛客网里除了最新的Verilog题库还有其它领域的经典笔试、面试题，大家快和我一起刷起来吧（「链接」）。

题目

用Verilog实现两个串联的异步复位的T触发器的逻辑，结构如图：

分析

题目要求完成异步复位的T触发器，T触发器本质就是

输入为’0‘时，输出保持；输入为’1‘时，输出翻转；

  而题目要求的是两个TFF串联，所以只需要会写TFF的翻转逻辑，再级联即可。异步复位只需要在每个触发器上使用异步复位端口rst，这个端口是触发器器件自带的。

此处需要注意的是，所有的触发器，不论是DFF或者TFF都是时序逻辑，组合逻辑是实现不了保持这个行为的！

题解

在写这段Verilog时，很多同学很将两个触发器逻辑写在一个always块中，其实两个触发器输出并没有共同点。

  博主建议大家可以将逻辑相同的触发器写在一个always块内，否则还是尽可能分开完成。
注明：本内容来源网络，不用于商业使用，禁止转载，如有侵权，请来信到邮箱：429562386ⓐqq.com 或联系本站客服处理，感谢配合！