EETOP倾心奉献：史上最全数字IC&FPGA设计合集！

ASIC前后端设计经典的细节讲解

关于数字IC&FPGA设计的相关文章和资料，在EETOP论坛有很多，EETOP公众号也分享过不少，现在小编把这两年多发过的相关文章整理出来（共137篇），分享给大家，建议收藏，慢慢阅读。

ASIC前后端设计经典的细节讲解

干货！ASIC牛人之经典总结

Verilog基本电路设计（包括：时钟域同步、无缝切换、 异步FIFO、去抖滤波）

数字前端及FPGA设计相关书目泛读及点评

数字IC设计学习流程

防止毛刺的时钟切换电路的设计思想

函数发生器实现方法简述

用FPGA实现简单的UDP/IP通信(采用纯硬件语言，非软核)

数字集成电路设计入门 --从HDL到版图

同步器的设计

数字IC工程师的技能树

微电子树

IC设计完整流程及工具简述

IC芯片设计及生产流程

IC 芯片的成本从哪里来？

说说芯片设计这点事

关于IC设计的想法

数字IC设计的完整流程(非常详细！）

数字IC Design技术全局观(110页PPT!)

ASIC设计中各个阶段需要注意的问题

深入浅出谈谈Setup和Hold

大话setup time与hold time

静态时序分析中的setup和hold存在负值的问题

关于静态时序分析STA的切入点及方法

静态时序分析（STA）基础与应用

组合逻辑设计中的毛刺现象

数字IC设计工程师的发展前景如何?

一个合格数字IC设计工程师的知识结构

RS编解码Verilog代码RS(255,247)

RS(255,239)编解码算法，verilog代码以及详细讲解

非常详细的Verilog讲义教程，共472页

一个简单的8位处理器完整设计过程及verilog代码

网友经验分享: Verilog设计注意

关于同步与异步时序的Verilog一例

半导体、微电子专业英语词汇汇总

以DAC为例介绍SpectreVerilog数模混合电路仿真方法

IC设计与验证工程师友谊的小船说翻就翻

数字IC设计基本流程和所使用的工具

国外的数字IC面试题(非常详细，有答案）

读懂用好TimingReport

异步FIFO设计(非常详细，图文并茂，值得一看！）

平行宇宙的追逐--异步FIFO控制器的设计

异步FIFO为什么使用格雷码

数字IC设计工程师笔试面试经典100题(1~50)

数字IC设计工程师笔试面试经典100题(51~100)

同步/异步设计及metastability

聊聊FPGA/CPU/PCIE/Cache-Coherency/CAPI

FPGA是如何实现30倍速度的云加速的？都加速了哪些东西？

一文了解 FPGA 发展之路

【干货】腾讯云FPGA的深度学习算法

云中的机器学习：FPGA 上的深度神经网络

网友吐槽：9年FPGA工作总结，苦海无涯，穷逼多

FPGA数字电路设计经验分享 （干货！）

干货！基于FPGA之低速协议设计实验手稿及源码

FPGA设计高级进阶

CRC循环冗余校验的原理与算法及FPGA实现

关于FPGA设计仿真和硬件实测不一致问题的讨论

如何扩展FPGA的工作温度范围

如何用单个 Xilinx FPGA 芯片数字化数百个信号?

一个FPGA工程师的个人工作经历总结

让 FPGA 视觉功能大众化

FPGA电源简介

FPGA实现除法运算

利用基于FPGA的模糊控制器控制蔗糖提取

利用 Artix-7 FPGA 设计高性能 USB 器件

FPGA应用文章：采用 Zynq SoC 测试新型存储器技术芯片

基于XILINX的FPGA的AES 128bit加解密算法

利用Xilinx FPGA实现高效并行实时上采样

FPGA实战演练逻辑篇(1)-FPGA与ASIC,FPGA与CPLD,VERILOG与VHDL

FPGA实战演练逻辑篇(2)-FPGA应用领域及优势，FPGA开发流程

FPGA实战演练逻辑篇(3)FPGA板级电路设计五要素

基于ARM的CRC算法和基于FPGA的算法性能比较

如何防止基于FPGA的项目误入歧途

Zynq片内XADC应用笔记

Zynq器件时钟子系统介绍

建立及保持时间、建立及保持余量的理解

软核MicroBlaze的C编程经验及技巧

Tcl在Vivado中的应用

Vivado使用详细介绍1:创建工程,编写代码,行为仿真,Testbench

Xilinx Vivado的使用详细介绍（2）：综合、实现、管脚分配、时钟设置、烧写

Vivado的使用介绍3:使用IP核

Xilinx FPGA入门连载1：ISE14.6安装

Xilinx FPGA入门连载2：Modelsim SE 10.1安装

Xilinx FPGA入门连载4：ISE中使用notepad++的关联设置

Xilinx FPGA入门连载6：ISE与Modelsim联合仿真之关联设置

Xilinx FPGA入门连载7：新建工程

Xilinx FPGA入门连载8：Verilog源码文件创建与编辑

Xilinx FPGA入门连载9：Verilog语法检查

Xilinx FPGA入门连载10：Modelsim仿真验证

Xilinx FPGA入门连载11：PWM蜂鸣器驱动之功能概述

Xilinx FPGA入门连载12：PWM蜂鸣器驱动之引脚分配

Xilinx FPGA入门连载13：PWM蜂鸣器驱动之综合、实现与配置文件产生

跟着我从零开始入门FPGA（一周入门系列）：第一天：Verilog语法

跟着我从零开始入门FPGA（一周入门系列）：第二天：组合逻辑设计

跟着我从零开始入门FPGA（一周入门系列）：第三天：时序逻辑设计

跟着我从零开始入门FPGA（一周入门系列）：第四天：

跟着我从零开始入门FPGA（一周入门系列）：第五天：阻塞和非阻塞

跟着我从零开始入门FPGA（一周入门系列）-第六天：有限状态机

跟着我从零开始入门FPGA（一周入门系列）：第七天：设计一个只有4条指令的CPU

FPGA入门连载一：0和1——精彩世界由此开始

FPGA入门连载二：Verilog/VHDL语法学习的经验之谈

FPGA入门连载三：表面现象揭秘——逻辑关系

FPGA入门连载四：内里本质探索——器件结构

FPGA入门连载五：第一个工程实例

Vivado使用详细介绍2综合实现管脚分配时钟设置烧写

基于FPGA的DDR3多端口读写存储管理设计

在低成本FPGA开发板上实现Oberon系统

全可编程抽象化：你的编程你做主

XILINX FPGA FIFO使用技巧

智能视觉系统中如何处理多图像传感器？

FPGA时钟和复位电路设计

FPGA设计，视时序为一切

在FPGA设计中，时序就是全部

利用FPGA对大规模MIMO信道进行特性描述

如何将PetaLinux移植到Xilinx FPGA上

关于FPGA设计仿真和硬件实测不一致问题的讨论

FPGA适合用在哪儿？OpenCL，C，和C++语言对FPGA和全SoC有什么用？

入门贴：FPGA中的INOUT接口和高阻态

科普：海思CPU的设计制造过程，看了以后真觉得华为不容易

网友最爱看的处理器IC设计相关图书

干货:数字IC后端设计全局观--数字后端做什么从RTL到GDS(137页PPT)

科普：海思CPU的设计制造过程，看了以后真觉得华为不容易

CPU DIE Photo 大全

普及贴：CPU的发展历程（X86篇）

一个从刚入大学就励志做CPU设计到毕业后如愿以偿的故事！

终于讲清楚了，看完这篇你也可以设计CPU了

科普：GPU是如何工作的？与CPU、DSP有什么区别？

在CPU IP授权上，ARM 是怎样战胜MIPS的？

从沙子到芯片，看看CPU是如何制造出来的

深度分析国产龙芯新架构CPU

基于RISC-V架构的开源处理器及SoC研究综述

RISC-V与DSA！ 计算机架构宗师Patterson与Hennessy 演讲实录

RISC-V资料大全中文版！

科普：ARM与X86 CPU架构对比区别

从零到精通--处理器（CPU)的设计之路

说一说CPU与GPU的区别

自己动手设计专用处理器

推荐阅读：

电子工程师职业发展大全录

微波射频相关文章及资料汇总

模拟电路&模拟IC设计大全录

IC工程师面试大全录

EETOP微信群

为了更好地便于大家交流学习，EETOP按区域组建了一些微信群，欢迎所在区域的网友加入各自的区域群，加群方法： 先加 jack_eetop 为好友，发送如下信息：加群+区域+单位（或院校）+职业。如果加入的是以省为单位的群，则需按以下格式发送加群信息：加群+省名+城市名+单位（或院校）+职业

比如： 加群+北京+利达科技+数字IC设计

加群+浙江+杭州+xxx公司+xxx设计

目前先开通如下7个区域群，欢迎对号入座。

长按二维码，加群主为好友，拉你入群

EETOP北京  EETOP合肥   EETOP苏州  EETOP上海

EETOP深圳  EETOP成都   EETOP西安  EETOP浙江

（如果不在所在省市，也欢迎加群）

此外，我们也会陆续开通一些行业群，现已开通：

EETOP汽车电子 ,  EETOP GPU&深度学习,  EETOP 物联网

欢迎业内人士加入

请按如下格式填写：加群+物联网(或 GPU等)+单位

加群前请务必在朋友圈分享至少一篇EETOP的微信文章

点击阅读原文查看更多

注明：本内容来源网络，不用于商业使用，禁止转载，如有侵权，请来信到邮箱：429562386ⓐqq.com 或联系本站客服处理，感谢配合！