当前位置:首页 > 新闻资讯 > FPGA之家动态 >

【工程师成长计划】学习FPGA技术,如何掌握时钟与触发器?

时间:2024-07-30      来源:网络搜集 关于我们 0

工程师成长计划第一周

“昨天晚上和一位家长聊了半个多小时,他本人是电工电子领域,在这个领域也工作些年了,在我这边帮孩子咨询一下学习FPGA方向问题,孩子是桂电,今年大四备考研究生,本科专业机电自动化,他这边问一下这个专业可以学习FPGA技术吗?可以学习,前提是要看孩子是不是对技术感兴趣,有这个创新精神就好,对基础的要求是数字电路掌握了解就行,这位家长也在感叹,近些年就业形势也不是很好,他为孩子提前了解关于后续在就业这块的一些了解,毕竟现在社会研究生一抓一大把,学校毕业出来面临找工作,想让孩子好好选择一个方向,也好就业,最后,我的建议,先让孩子备考考研,毕竟考研对孩子来讲也是一个理想,考上了学习技术也是可以的,考不上直接给自己一个机会,系统性在这方面好好学习一下,毕竟新的战场肯定需要自己努力,简历上需要拿得出来了实际项目。”

以下概念在学习FPGA中经常会出现

​如何掌握FPGA设计?

时钟与触发器的关系?

“时钟是时序电路的控制者” 这句话太经典了,可以说是FPGA设计的圣言。FPGA的设计主要是以时序电路为主,因为组合逻辑电路再怎么复杂也变不出太多花样,理解起来也不没太多困难。但是时序电路就不同了,它的所有动作都是在时钟一拍一拍的节奏下转变触发,可以说时钟就是整个电路的控制者,控制不好,电路功能就会混乱。

打个比方,时钟就相当于人体的心脏,它每一次的跳动就是触发一个 CLK,向身体的各个器官供血,维持着机体的正常运作,每一个器官体统正常工作少不了组织细胞的构成,那么触发器就可以比作基本单元组织细胞。时序逻辑电路的时钟是控制时序逻辑电路状态转换的“发动机”,没有它时序逻辑电路就不能正常工作,因为时序逻辑电路主要是利用触发器存储电路的状态,而触发器状态变换需要时钟的上升或下降沿!由此可见时钟在时序电路中的核心作用!

最后简单说一下体会吧,归结起来就多实践、多思考、多问。实践出真知,看 100遍别人的方案不如自己去实践一下。实践的动力一方面来自兴趣,一方面来自压力,我个人觉得后者更重要。有需求会容易形成压力,也就是说最好能在实际的项目开发中锻炼,而不是为了学习而学习。

在实践的过程中要多思考,多想想问题出现的原因,问题解决后要多问几个为什么,这也是经验积累的过程,如果有写项目日志的习惯更好,把问题及原因、解决的办法都写进去。最后还要多问,遇到问题思索后还得不到解决就要问了,毕竟个人的力量是有限的,问同学同事、问搜索引擎、问网友都可以。

#集成电路正式成为一级学科# #西安招聘信息# #测试验证# #如何学习单片机# #IT那些事# #什么叫单片机# #软件测试那些事# #如何自学IT# #软硬件运维日常# #云计算hcie#


注明:本内容来源网络,不用于商业使用,禁止转载,如有侵权,请来信到邮箱:429562386ⓐqq.com 或联系本站客服处理,感谢配合!

用户登陆

    未注册用户登录后会自动为您创建账号

提交留言