知识星球

为了大家更好的学习，小编目前开通了知识星球（数字IC星球）。知识星球内容分享：1.【资料总结】本星球会不断更新FPGA、FPGA数字信号处理、脚本、linux、matlab、python、verilog、systemverilog、UVM验证和机器学习人工智能等学习资料。2.【答疑解惑】无论是生活、工作或者职场中的问题都可以到知识星球提问。星球内有十几位经验丰富的IC行业嘉宾，加入我们，在这里和热爱技术的朋友一起前行。3.【免费分享】FPGA学习、脚本的应用和算法的实现以及一些相关的学习资料都会在这里免费分享，希望大家能够学习到更多知识。

欢迎扫码加入数字IC星球大家庭：

限时抢购优惠券立减20：

ZYNQ_AX7010教程

包含文档教程+源码+视频教程

教程1

1. 虚拟机的安装

2.虚拟机下ubuntu安装

3.NFS安装和环境配置

4.ubuntu下vivado的安装

5.熟悉vivado——纯逻辑led实验

6.视频接口——hdmi编码输出实验

7.体验FPGA里的ARM——裸机helloworld实验

8.FPGA和ARM的初次结合——LED实验

9.熟悉ZYNQ内部中断——内部定时器中断实验

10.ZYNQ来自FPGA的中断——按键中断实验

11.自定义IP——定制RTC IP实验

12.复杂系统的建立——VDMA硬件搭建

13.VDMA SDK软件编写测试

14.程序的固化

15.Linux运行环境硬件建立

16.uboot编译

17.内核编译

18.根文件系统

19.Linux程序编写与调试——Linux下helloworld实验

20.Linux下外设使用——gpio的使用

教程2

01.PL读写PS端DDR数据

02.zynq下ucos III的使用

03.单个OV5640输入到HDMI输出

04.双目摄像头模块的使用

05.7寸液晶屏模块

06.7寸触摸屏的使用

07.裸机TCPIP协议栈LWIP的使用

08.裸机使用文件系统fatfs使用

09.linux下使用内存映射方式使用PL端外设RTC

FPGA

FPGA教程1

01_FPGA开发板介绍

02_科学FPGA开发流程

03_3-8译码器设计与验证

04_计数器设计与验证

05_高性能计数器IP核调用与验证

06_BCD计数器设计与验证

07_例解阻塞赋值与非阻塞赋值

08_状态机设计实例

09_A按键消抖模块设计与验证

09_B按键消抖与亚稳态问题引入

10_数码管动态扫描设计与验证

11_串口发送模块与验证

12_串口接收模块设计与验证

13_A嵌入式块RAM使用之双口RAM

13_B搭建串口收发与存取双口RAM简易应用系统

14_rom_signaltap

15_嵌入式块RAM使用之FIFO

16_PLL锁相环介绍与简单应用

17_线性序列机与串行接口DAC驱动设计

18_线性序列机与TLV1544驱动设计

19_HT6221红外遥控解码

FPGA教程2

第1章 软件安装

第2章 quartus使用

第3章 入门基础

第4章 modelsim使用

第5章 verilog快速掌握

第6章 测试文件

第7章 明德扬设计规范

第8章  signaltap使用

第9章 GVIM使用

第10章 计数器

第12章 状态机

第13章 FPGA时序

第14章 流水线

第15章 FIFO

第16章 异步时序

第17章 代码化简

第18章 FPGA知识大串讲

FPGA教程3

1.Altera产品和资源入门指南

2.如何建立一个简单的工程

3.配置软件方法

4.Cyclone.IV.FPGA：特性和功能

5.使用Quartus.II.软件：简介

6.Verilog.HDL基础

7.VHDL.基础

8.可编程逻辑基础

9.1使用Quartus.II.软件：基础

9.2使用Quartus.II.软件中：基础补充文件

10.Quartus.II.软件中的原理图设计

11.Quartus.II.软件中的仿真

12.SignalTap.II.逻辑分析仪的使用

13.使用Quartus.II.顾问和设计空间勘查器实现时序逼近

14.使用Quartus.II.物理综合优化功能实现时序逼近

15.高级IO系统设计

16.使用Nios.II：处理器设计

17.Nios.II.处理器开发软件_工具简介

18.Nios.II.处理器开发软件.设计流程

19.Nios.II.处理器开发软件_调试入门

20.Nios.II.处理器开发软件_HAL入门

21.Nios.II.处理器开发软件_Nios.II.IDE

22.Nios.II.处理器开发软件_MMU和MPU

23.Nios.II.浮点定制指令

24.收发器基础Transceiver_Basics_CN

25.利用TimeQuest静态时序分析器来验证性能

26.转换到TimeQuest时序分析器

27.采用Stratix.IV.GX.FPGA进行10、100、1000.Mb.&.10Gb以太网设计

28.采用Stratix.IV.GX.FPGA设计PCI.Express

29.采用Stratix.IV.GX.FPGA设计Serial.RapidIO

30.Stratix.III.和Stratix.IV.FPGA电源分配网络设计

31.移动手机中的MAX.IIZ.CPLD_MAXIIZMobile_CN

32.DSP.Builder高级模块库教程DSPBA_Tutorial_CN

33.采用DSP.Builder高级模块库设计DSP系统

34.Indus_Eth_CN-采用FPGA器件实现灵活的低成本工业以太网解决方案--采用DSP.Builder高级模块库设计DSP系统

35.使用Altera视频工作台构建视频系统VIP_CN

36.Using.SOPC.Builder

37.系统控制台简介—交互式脚本SOPC系统调试SystemConsole_CN

38.Quartus.II.软件Tcl脚本基础

数字信号处理的FPGA实现

数字信号处理的FPGA实现【附代码】

基于FPGA的雷达信号处理实现

包含文档+代码+视频

第一章 雷达总体概括

第二章 雷达信号处理类型和定义

第三章 FPGA_DSP_PPC_ARM总体简介

第四章 雷达信号处理仿真

第五章 FPGA具体硬件模块

第六章 雷达理论使用FPGA实现

第七章 雷达抗干扰措施和仿真

第八章 雷达抗干扰FPGA实现

第九章  新体制雷达和具体实现

第十章  雷达总体总结

Vivado入门

第1讲 Vivado设计流程及使用模式

第2讲 用三个DEMO讲解如何在设计中使用IP

第3讲 基于XSim的逻辑仿真

第4讲 基于ModelSim的逻辑仿真（DEMO工程文件与第三讲一致！）

第5讲 综合的基本设置和综合属性

第6讲 实现-网络教室

第7讲 增量实现-网络教室

第8讲 Vivado里最常用的5个Tcl命令

第9讲 编程与调试-网络教室

第10讲 输入_输出和时钟规划

第11讲 与Vivado设计流程相关的一些技巧

第12讲 时序分析中的基本概念和术语

第13讲 创建基本时钟周期约束

第14讲 设置输入延时约束

第15讲 设置输出延时约束

第16讲 虚拟时钟-网络教室

第17讲 设置多周期路径约束

第18讲 设置伪路径

第19讲 约束的优先级

第20讲 综合后的设计分析（1）：资源与扇出分析

第21讲 综合后的设计分析（2）：时序分析

第22讲 UltraFast设计方法学（1）：初识UltraFast

第23讲 UltraFast设计方法学（2）：时钟

第24讲 UltraFast设计方法学（3）：RTL代码风格（1）

第25讲 UltraFast设计方法学（4）：RTL代码风格（2）

第26讲 UltraFast设计方法学（5）：时序约束

第27讲 UltraFast设计方法学（6）：定义时钟分组

第28讲 UltraFast设计方法学（7）：如何管理IP约束

第29讲 UltraFast设计方法学（8）：在Vivado中使用设计规则检查

第30讲 UltraFast设计方法学（9）：理解实现策略-网络教室

第31讲 UltraFast设计方法学（10）：时序收敛之时序约束基本准则

第32讲 UltraFast设计方法学（11）：时序收敛之10个时序收敛技巧

第33讲 功耗估计和优化

第34讲 利用Vivado IP Integrator进行设计开发

第35讲 Tcl在Vivado中的应用（1）：编辑网表

第36讲 Tcl在Vivado中的应用（2）：定制报告

第37讲 Tcl在Vivado中的应用（3）：使用Hook Script

第38讲 Tcl在Vivado中的应用（4）：嵌入自定义Tcl命令

第39讲 Tcl在Vivado中的应用（5）：使用Xilinx Tcl

第40讲 Tcl在Vivado中的应用（6）：工程模式下的设计流程管理

第41讲 Tcl在Vivado中的应用（7）：非工程模式下的设计流程管理

Vivado HLS 基本应用与图像处理

1.1、Vivado HLS 基本应用

2.2、Vivado HLS 生成IP核在Vivado中调用

3.3、Vivdado HLS 实现图像灰度变换算法模块-1

4.4、Vivdado HLS 实现图像灰度变换算法模块-2

5.5、Vivado HLS 实现图Sobel边缘检测

6.6、Vivado AXI总线协议-1

7.7、Vivado AXI总线协议-2

8.8、Vivado AXI总线协议-3

9.9、Vivado 摄像头I2C转AXI-lite 1

10.10、Vivado 摄像头I2C转AXI-lite 2

11.11、Vivado 摄像头I2C转AXI-lite 3

12.12、Vivado 摄像头I2C转AXI-lite 4

13.13、Vivado 摄像头I2C转AXI-lite 5

14.14、Vivado 摄像头I2C转AXI-lite 6

UVM验证方法学

包含源码+视频教程

第一章 UVM的基本概念

1_章节内容概述、芯片验证和验证计划

2_什么是UVM、UVM的特点和UVM提供的资源

3_典型的UVM平台结构和小结

第二章 构建一个简单的UVM平台

1_本章主要内容概述和UVM平台中的关键组件

2_创建用户所需的transaction和创建sequence

3_创建sequencer和driver和创建monitor

4_创建agent

5_创建environment和创建testcase

6_运行仿真和小结

第三章 UVM平台组件

1_主要内容概述和UVM库

2_uvm_component

3_UVM结构树

4_uvm phase_1

5_uvm phase_2

6_UVM objection_1

7_UVM objection_2

8_UVM objection_3和小结

第四章 UVM_factory机制

第五章 UVM事务级建模

第六章 UVM信息服务机制

第七章 UVM_configuration机制

第八章 UVM sequence机制

第九章 UVM TLM

第十章 UVM analysis_component

第十一章 UVM callback

第十二章 UVM Advanced_sequence

第十三章 UVM RAL

Python及机器学习、人工智能

Python基础快速入门

机器学习_深度学习

深度神经网络

由于篇幅有限，故分享至此，更多精彩，欢迎加入数字IC星球。

【数字IC星球】将不断更新和总结FPGA、FPGA数字信号处理、脚本、linux、matlab、python、verilog、systemverilog、UVM验证和机器学习人工智能等学习资料。欢迎大家加入数字IC星球，一起学习，一起进步。

注明：本内容来源网络，不用于商业使用，禁止转载，如有侵权，请来信到邮箱：429562386ⓐqq.com 或联系本站客服处理，感谢配合！