为使大规模MIMO系统的商业化成为现实，赛灵思(Xilinx)日前推出了首款采用RF级模拟技术的All Programmable RFSoC。该器件将通信级RF采样数据转换器(配有数字处理子系统)、ARM处理系统与FPGA架构整合到单芯片器件中，在集成度方面取得了重大突破。尤其是模拟到数字信号链得到了硬化DSP子系统的支持，便于模拟设计人员进行灵活配置。据说可将系统功耗和系统尺寸降低50-75%，并达到所需的灵活性以适应不断演进的规范和网络拓扑结构。

JESD204B协议说落伍就落伍

传统的无线电系统通常包含一个处理器、可配置逻辑、连接IP和数据转换器。在高RF频率下工作时，典型的单通道ADC功耗约为2W，DAC功耗约1.25W。而为了随带宽扩展，大多数新型转换器目前也都使用基于JESD204B协议的速率高达12.5Gb/s的高速串行接口。

而开发JESD204A/B协议的初衷，在于解决以高效率且经济省钱的方式互连最新宽带数据转换器与其他系统IC的问题，其动机在于通过采用可调整高速串行接口，对接口进行标准化，降低数据转换器与其他设备(如FPGA和SoC)之间的数字输入/输出数量，用以取代传统CMOS/LVDS接口。

下表对LVDS和JESD204A/B规范进行了对比。在SERDES级，JESD204支持的每通道串行链路速率是LVDS的三倍多；JESD204B则是提供诸如多器件同步、确定延迟和谐波时钟等高级功能的唯一接口。所有通路和通道对确定延迟敏感、需要宽带宽多通道转换器的系统将无法有效使用LVDS或并行CMOS。

LVDS和JESD204规范对比

尽管JESD204B协议的传输速率高达12.5Gb/s，但在Xilinx通讯市场总监Harpinder S Matharu看来，5G时代，对高通道数的系统来说，“与大量分立式转换器建立连接仍然是个不小的I/O挑战。”如果能够通过集成减少组件，不但能大幅降低功耗和封装尺寸，更能够明显简化系统设计。

首先，JESD204B IP核的实现需要时间，要使用宝贵的FPGA架构，并消耗大量的功耗；其次，串行I/O功耗在更高数据速率下会显著增加。不过，最难的还是建立串行链路。12.5Gb/s速度下的信号失真是个问题，大多是通过高损耗低成本铜缆连接运行高线路速率所致。

“这个过程令人不爽，模拟设计人员迫切希望解决。”Harpinder说。

功耗立减50%的秘密

在赛灵思将转换器集成进FPGA之后，用户就无需再使用JESD204B IP核和串行收发器了。从初步测量结果来看，在典型4路发送、4路接收(4Tx/4Rx)天线配置中，分立式ADC和DAC的功耗明显降低，4X4 100MHz系统的功耗降低了40%，8Tx/8Rx系统的功耗降低了50%，功耗削减效果明显。

利用集成子系统为数字无线电(带DPD)降低功耗

尺寸减小的程度随收发器和天线数量而增加，因为可以避免使用更多转换器。商用器件中，典型RF ADC或DAC每通道占位面积可高达15x15mm。4Tx4Rx无线电架构中的面积节省约 50%，对于更大的无线电架构，如8Tx/8Rx系统而言，优势会显著增加，为完全部署的多通道系统实现75%以上的面积节省。考虑到有多个子阵列的128Tx/128Rx系统会在5G中普遍存在，因而占位面积节省量将会非常可观。鉴于单个天线单元非常小，可用面积很有限，对于需要10、20或30多个器件的原型而言，需要大幅缩减占位面积。

8Tx8Rx无线电架构的封装尺寸缩减

“零中频”也被嫌弃了？

除了尺寸、功耗和生产力优势以外，另一个不能低估的因素是基于领先的直接RF采样技术的转换器子系统本身的优势。这种现代化的采样方法可“直接”对进入/流出的RF信号进行采样，无需事先用模拟器件做任何信号调节。由于能利用同一器件满足不同的Tx/Rx天线配置和不断演变的标准，移动设备厂商可以由此对市场变化和机遇做出快速响应。

迄今为止，大部分系统都采用称为中频(IF或Zero-IF)采样的模拟化方案，需要将原始信号下变频到ADC支持的采样频率。下变频电路包含混频器、高质量振荡器以及其他模拟器件。模拟电路相对来说不太灵活，需要高度专业化的设计和复杂的器件选择。

直接RF采样中，可直接对流入的RF信号采样，无需事先进行下变频。信号被数字化之后，利用数字信号处理技术在更为灵活的可编程数字域中完成下变频和信号处理。这些 RF ADC 支持更高的采样率，由于数字域有更好的滤波技术，因此能够更好地在动态范围、信号质量(信噪比)和信号带宽之间进行权衡。

直接RF采样与SoC集成

赛灵思完整的RF数据转换器子系统包括混频器、数控振荡器、抽取/插值，以及针对每个通道的其他数字信号处理技术——支持用于IQ处理的复信号。转换器具备5G所需的高采样率、大动态范围和分辨率。有些情况下，数字下变频(DDC)无需FPGA资源，数据直接进入逻辑架构。

RFSoC中的集成RF子系统

与分立式RF IC相比，直接RF采样的普及速度比较平缓。事实上，对于发射/接收天线少、对小型低成本系统而言，基于模拟的IF转换器依然使用普遍。这些解决方案一般用在较老的芯片工艺(例如65nm)上，且成本低。鉴于RF设计界对传统模拟使用模型更加熟悉，因此这很可能是最适合的方案。

Harpinder认为，尽管随着分立组件递增，直接RF采样的优势更为明显。但要达到5G，无线制造商需要的不是逐渐改进，而是更具意义的全系统集成。通过将RF前端和无线电前端结合到相同数字域，系统和模拟设计就会变得更加灵活，使行业朝完全软件无线电又迈进了一步。

针对5G无线的数据转换器比较

注明：本内容来源网络，不用于商业使用，禁止转载，如有侵权，请来信到邮箱：429562386ⓐqq.com 或联系本站客服处理，感谢配合！