时间：2024-07-25 来源：网络搜集 关于我们 0
金融界2024年6月21日消息，天眼查知识产权信息显示，合肥埃科光电科技股份有限公司申请一项名为“基于FPGA的DDR控制器的读写系统、方法及存储介质“，公开号CN202410299550.1，申请日期为2024年3月。
专利摘要显示，本发明提出一种基于FPGA的DDR控制器的读写系统、方法及存储介质。该系统包括：DDR控制器和至少一个DDR存储器。其中，DDR控制器用于判断时钟信号中任一时钟沿的使用环境是否满足发送情形，若满足，则发送当前状态的DDR指令，然后再次更新DDR指令；反之，仅更新当前状态的DDR指令；基于发送当前状态的DDR指令，DDR控制器执行读操作/写操作。本发明中DDR控制器基于FPGA所实现，在FPGA内通过设置写/读处理模块，以判断时钟沿信号的使用信号，并提出高效读写操作的解决方案，解决了当前技术中实现高效读写依赖于FPGA封装IP本身的性能。本发明中DDR控制器的读写方法基于FPGA所实现，使得读写方法可以实时处理判断，保证高效且无遗漏的执行读写操作。
本文源自金融界
